(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-299634 (P2000-299634A)

(43)公開日 平成12年10月24日(2000.10.24)


(51) Int.Cl. ⁷		識別記号	FI	テーマコート*(参考)
H03K	17/725		H03K 17/725	
H01L		657	H01L 29/78	6 5 7 G
			·	6 5 7 A
H 0 2 H	3/08	•	H 0 2 H, 3/08	Т
	3/087		3/087	
		審査請求	未請求 請求項の数1	19 OL (全 26 頁) 最終頁に続く
(21)出願番号		特願2000-35925(P2000-35925)	(71)出顧人 0000	06895
			矢崎	総業株式会社
(22)出願日		平成12年2月14日(2000.2.14)	東京都港区三田1丁目4番28号	
			(72)発明者 大島	俊藏
(31)優先権主張番号		特顧平11-74257	静岡	県湖西市鷲津2464-48 矢崎部品株式
(32)優先日		平成11年2月14日(1999.2.14)	会社	内
(33)優先権主張国		日本 (JP)	(74)代理人 100083806	
			弁理	士 三好 秀和 (外8名)
	•			

(54)【発明の名称】 交流用スイッチングデバイス

(57)【要約】

【課題】 熱損失を抑えた交流用の交流用スイッチング デバイスを提供する。

【解決手段】 交流電源112の非接地側に接続した第1主電極S1、第2主電極D1とを有し、第1主電極S1にカソード領域を、第2主電極D1にアノード領域を接続した第1寄生ダイオードDP1を内在する第1主半導体素子QA1と、第2主電極D1に接続した第3主電極S2、負荷102に接続した第4主電極D2とを有し、第3主電極S2にアノード領域を、第4主電極D2にカソード領域を接続した第2寄生ダイオードDP2を内在する第2主半導体素子QA2とから構成される。第1主半導体素子QA1に流れる電流は、第2寄生ダイオードDP2を流れ、第2主半導体素子QA2に流れる電流は第1寄生ダイオードDP1を流れる。電流は第1寄生ダイオードDP1を流れる。



【特許請求の範囲】

【請求項1】 交流用半導体ヒューズに用いるためのスイッチングデバイスであって、

交流電源の非接地側に接続される第1主電極、前記第1 主電極に対向した第2主電極、前記第1及び第2主電極 を流れる主電流を制御する第1制御電極とを有し、前記 第1主電極にカソード領域を、前記第2主電極にアノー ド領域が接続される第1寄生ダイオードを内在する p チャネル型の第1主半導体素子と、

前記第2主電極に接続される第3主電極、前記第3主電 10 極に対向し負荷に接続される第4主電極、前記第3及び第4主電極を流れる主電流を制御する第2制御電極とを有し、前記第3主電極にアノード領域を、前記第4主電極にカソード領域が接続される第2寄生ダイオードを内在するnチャネル型の第2主半導体素子とからなることを特徴とする交流用スイッチングデバイス。

【請求項2】 前記第1及び第2制御電極は、スイッチ 投入時において、抵抗を介して接地されることを特徴と する請求項1記載の交流用スイッチングデバイス。

【請求項3】 前記第1主電極、第1制御電極にそれぞ 20 れ接続された第5主電極、第3制御電極と、第6主電極とを有する第1基準半導体素子と、

前記第3主電極、第2制御電極にそれぞれ接続された第7主電極、第4制御電極と、第8主電極とを有する第2 基準半導体素子と、

前記第2及び第6主電極間の電圧を比較する第1の比較 器と、

前記第4及び第8主電極間の電圧を比較する第2の比較器とを更に具備し、前記第2主電極の電位が、前記第6主電極の電位を下回ったときに、前記第1主半導体素子 30をオン/オフ動作させ、

前記第4主電極の電位が、前記第8主電極の電位を上回ったときに、前記第2主半導体素子をオン/オフ動作させることを特徴とする請求項1又は2記載の交流用スイッチングデバイス。

【請求項4】 前記第1主半導体素子はN1個の第1のユニット素子から構成され、前記第1基準半導体素子は、N2個の前記第1のユニット素子から構成され、N1≫N2であることを特徴とする請求項3記載の交流用スイッチングデバイス。

【請求項5】 前記第2主半導体素子はN3個の第2の ユニット素子から構成され、前記第2基準半導体素子 は、N4個の前記第2のユニット素子から構成され、N 3≫N4であることを特徴とする請求項4記載の交流用 スイッチングデバイス。

【請求項6】 前記第1主半導体素子及び前記第2主半導体素子は、それぞれ温度センサ内蔵スイッチング素子であることを特徴とする請求項1乃至5のいずれか1項記載の交流用スイッチングデバイス。

【請求項7】 前記第1主半導体素子、第1基準半導体 50

素子、第2主半導体素子、第2基準半導体素子は同一半 導体基板上に集積化されていることを特徴とする請求項 2乃至6のいずれか1項記載の交流用スイッチングデバ イス、

【請求項8】 前記第1主半導体素子、第1基準半導体素子、第2主半導体素子、第2基準半導体素子は、互いに絶縁分離された島状の半導体領域に形成されていることを特徴とする請求項2乃至7のいずれか1項記載の交流用スイッチングデバイス。

【請求項9】 前記第2,第4,第6,第8主電極は、 それぞれ前記島状の半導体領域の底部に設けられた埋め 込み領域として形成されていることを特徴とする請求項 8記載の交流用スイッチングデバイス。

【請求項10】 前記第1主半導体素子、第1基準半導体素子、第2主半導体素子、第2基準半導体素子は同一パッケージ内に、個別素子として搭載されていることを特徴とする請求項2万至7のいずれか1項記載の交流用スイッチングデバイス。

【請求項11】 前記第1主半導体素子、第1基準半導体素子、第2主半導体素子、第2基準半導体素子は、同一パッケージ基板の表面に設けられた、互いに独立した導電体板の上にそれぞれ形成されていることを特徴とする請求項2乃至7、及び10のいずれか1項記載の交流用スイッチングデバイス。

【請求項12】 前記第2及び第3主電極は、前記パッケージの内部構造として互いに接続されていることを特徴とする請求項10又は11記載の交流用スイッチングデバイス。

【請求項13】 交流用半導体ヒューズに用いるための スイッチングデバイスであって、

交流電源の非接地側に接続される第1主電極、前記第1 主電極に対向した第2主電極、チャージポンプで昇圧さ れた第1のドライバに接続され、前記第1及び第2主電 極を流れる主電流を制御する第1制御電極とを有し、前 記第1主電極にカソード領域を、前記第2主電極にアノ ード領域が接続される第1寄生ダイオードを内在する n チャネル型の第1主半導体素子と、

前記第2主電極に接続される第3主電極、前記第3主電極に対向し負荷に接続される第4主電極、前記第1のド 40 ライバとは異なる第2のドライバに接続され、前記第3 及び第4主電極を流れる主電流を制御する第2制御電極とを有し、前記第3主電極にアノード領域を、前記第4 主電極にカソード領域が接続される第2寄生ダイオード を内在する n チャネル型の第2主半導体素子とからなる ことを特徴とする交流用スイッチングデバイス。

【請求項14】 前記第1主半導体素子及び前記第2主 半導体素子は、それぞれ温度センサ内蔵スイッチング素 子であることを特徴とする請求項13記載の交流用スイ ッチングデバイス。

0 【請求項15】 前記第1主電極と前記第1の比較器の

電源端子の間に接続された第1のトランジスタと、 前記第1の比較器の接地端子と接地電位間に接続された

前記第2主電極と前記第2の比較器の電源端子の間に接 続された第2のトランジスタと、

前記第2の比較器の接地端子と接地電位間に接続された 抵抗とを更に有することを特徴とする請求項3記載の交 流用スイッチングデバイス。

【請求項16】 前記第1の比較器の電源端子にエミッ タ電極を、前記第1の比較器の出力端子にベース電極を 10 接続した第3のトランジスタと...

前記第2の比較器の電源端子にエミッタ電極を、前記第 2の比較器の出力端子にベース電極を接続した第4のト ランジスタとを更に有することを特徴とする請求項3又 は15記載の交流用スイッチングデバイス。

【請求項17】 前記第3のトランジスタのコレクタ電 極に接続された逆流防止ダイオードと、該逆流防止ダイ オードに接続されたオン/オフ積算回路を更に有するこ とを特徴とする請求項3,15,16のいずれか1項記 載の交流用スイッチングデバイス。

【請求項18】 前記第1主電極と接地電位間に接続さ れた4個のダイオードからなるブリッジ回路を更に有す ることを特徴とする請求項3,15,16,17のいず れか1項記載の交流用スイッチングデバイス。

【請求項19】 前記ブリッジ回路の2つの中点間に接 続された電源コンデンサと、

該電源コンデンサの両端間に接続された電源抵抗と、電 源ツェナーダイオードとからなる直列回路とを更に有 し、前記電源ツェナーダイオードの両端の電位をオン/ オフ積算回路の電源電圧として用いることを特徴とする 30 請求項18記載の交流用スイッチングデバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流電流のスイッ チングが可能な交流用スイッチングデバイスに関する。 [0002]

【従来の技術】従来の直流電源供給制御装置に用いる直 流用スイッチングデバイス (電力用半導体装置)として は、例えば図13に示すようなものがある。図13に示 す直流電源供給制御装置は、自動車においてバッテリか 40 らの直流電源を選択的に各負荷に供給して、負荷への電 力供給を温度センサ内蔵スイッチング素子QFにより制 御する装置である。図13に示す直流電源供給制御装置 は、直流の出力電圧VBを供給する直流電源101にシ ャント抵抗RSの一端が接続され、その他端に温度セン サ内蔵スイッチング素子QFのドレイン電極Dが接続さ れている。更に、温度センサ内蔵スイッチング素子QF のソース電極Sには、負荷102が接続されている。こ こで、負荷102としては、自動車のヘッドライトやパ

す直流電源供給制御装置は、更に、シャント抵抗RSを 流れる電流を検出して温度センサ内蔵スイッチング素子 QFの動作を制御するドライバ901と、ドライバ90 1でモニタした電流値に基づいて温度センサ内蔵スイッ チング素子QFの駆動信号をオン/オフ制御するA/D 変換器902及びマイコン (CPU) 903とを備えて

【0003】従来の直流電源供給制御装置の主半導体素 子として動作する温度センサ内蔵スイッチング素子QF は、図14に示すようにパワーデバイス(主素子)QM と、この主素子QMを制御するための、抵抗RG、温度 センサ121、ラッチ回路122及び過熱遮断用素子Q Sからなる制御回路を同一半導体チップ上に集積化した パワーICである。パワーデバイス(主素子)QMが規 定以上の温度まで上昇したことが温度センサ121によ って検出された場合には、その旨の検出情報がラッチ回 路122に保持され、ゲート遮断回路としての過熱遮断 用素子QSがオン動作となることによって、主素子QM を強制的にオフ制御する。ここで、温度センサ121は ポリシリコン等で構成した4個のダイオードが直列接続 されてなり、温度センサ121は主素子QMの近傍に集 積化されている。主素子QMの温度が上昇するにつれて 温度センサ121の4個のダイオードの順方向降下電圧 が低下し、 n M O S トランジスタQ 51のゲート電位が "L"レベルとされる電位まで下がると、n MOSトラ ンジスタQ51がオン状態からオフ状態に遷移する。こ れにより、nMOSトランジスタQ54のゲート電位が 温度センサ内蔵スイッチング素子QAのゲート制御端子 Gの電位にプルアップされ、MOSトランジスタQ54 がオフ状態からオン状態に遷移して、ラッチ回路122 に"1"がラッチされることとなる。このとき、ラッチ 回路122の出力が "H" レベルとなって過熱遮断用素 子QSがオフ状態からオン状態に遷移するので、主素子 QMの真のゲートTGとソースSo間が短絡されて、主 素子QMがオン状態からオフ状態に遷移して、過熱遮断 されることとなる。

【0004】図13において、主素子QMのゲート・ソ ース間には、ツェナーダイオードZD1が接続されてい る。このツェナーダイオードZD1は、温度センサ内蔵 スイッチング素子QFのゲート電極Gとソース電極S間 を12Vに保って、主素子QMの真のゲートTGに過電 圧が印加されようとした場合にこれをバイパスさせる。 ドライバ901は、電流モニタ回路としての差動増幅器 911,913と、電流制限回路としての差動増幅器9 12と、チャージポンプ回路915とを備えている。更 に、ドライバ901は、マイコン903からのオン/オ フ制御信号及び電流制限回路からの過電流判定結果に基 づき、内部抵抗RGを介して温度センサ内蔵スイッチン グ素子QFの真のゲートTGを駆動する駆動回路914 ワーウィンドウの駆動モータ等が該当する。図13に示 50 を備えている。シャント抵抗RSの電圧降下に基づき差

動増幅器912を介して、電流が判定値(上限)を超え たとして過電流が検出された場合には、駆動回路914 によって温度センサ内蔵スイッチング素子QFをターン ・オフする。そして、その後電流が低下して判定値(下 限)を下回ったら、温度センサ内蔵スイッチング素子Q Fをターン・オンする。一方、マイコン903は、電流 モニタ回路(差動増幅器911,913)を介して電流 を常時モニタしており、正常値を上回る異常電流が流れ ていれば、温度センサ内蔵スイッチング素子QFの駆動 信号をオフすることにより温度センサ内蔵スイッチング 10 素子QFをターン・オフさせる。なお、マイコン903 からオフ制御の駆動信号が出力される前に、温度センサ 内蔵スイッチング素子QFの温度が規定値を超えていれ ば、温度センサ121からの信号によって温度センサ内 蔵スイッチング素子QFはターン・オフとなる。

[0005]

【発明が解決しようとする課題】しかしながら、従来の 直流電源供給制御装置にあっては、電流検出を行うため に電力の供給経路に直列接続されるシャント抵抗RSを 必要とした構成であり、近年の負荷の大電流化により、 シャント抵抗の熱損失が無視出来ないという問題点があ る。シャント抵抗の熱損失が大きい場合は、電力エネル ギの無駄遣いになるばかりか、発熱を抑制するための冷 却装置が、新たに必要となり、装置が複雑、且つ大型化 する問題を生じる。

【0006】そして、従来の直流電源供給制御装置は、 負荷102や配線にほぼ完全な短絡状態が発生して大電 流が流れる場合には機能する。しかし、ある程度の短絡 抵抗を持つ不完全短絡などのレアショートを発生して小 さい短絡電流が流れた場合には、従来の直流電源供給制 30 御装置は機能しない。このため、電流のモニタ回路を介 してマイコン903により異常電流を検出して温度セン サ内蔵スイッチング素子QFをオフ制御するしかない。 従って、複雑且つ高価なマイコンを必要とする上に、こ のような異常電流に対するマイコン制御による応答性が 悪いという問題点もあった。

【0007】又、シャント抵抗RSやA/D変換器90 2、マイコン903等が必要であるため、大きな実装ス ペースが必要であり、又これらの比較的高価な物品によ り電源供給制御装置のコストが高くなってしまうという 問題点もある。

【0008】そもそも、直流用スイッチングデバイスに ついては、以上のような問題点が指摘出来るが、交流電 力の供給経路に使用可能で、異常電流の発生が検知され た場合には、交流電力供給経路を遮断出来る交流用スイ ッチングデバイスや交流用半導体ヒューズは知られてい ない。

【0009】従来、交流用スイッチングデバイスや交流 用半導体ヒューズが存在しない重大な理由の一つは、交

スを制御する制御回路の設計が難しいからである。小信 号の制御回路は通常5V程度の電圧で動作する回路であ るため、100~130Vクラスの家庭用交流電圧に耐 え得る制御回路の実現は、極めて困難である。特に、こ のような交流用スイッチングデバイスとその制御回路を モノリシックに集積化したパワーデバイスは知られてい ない。

【0010】上記問題点を鑑み、本発明は、交流電力の 供給経路に使用可能で、異常電流の発生が検知された場 合には、交流電力供給経路を遮断出来る交流用スイッチ ングデバイスを提供することである。

【0011】本発明の他の目的は、交流電流の検出を行 うために電力の供給経路に直接接続するシャント抵抗が 不要な交流用スイッチングデバイスを提供することであ

【0012】本発明の更に他の目的は、集積化が容易 で、安価な交流用スイッチングデバイスを提供すること

【0013】本発明の更に他の目的は、交流電力の供給 経路に使用することが可能な交流用半導体ヒューズに用 いる半導体スイッチを提供することである。

【0014】本発明の更に他の目的は、交流電力の供給 経路の熱損失を抑え、高効率の交流電力供給を可能とす る交流用半導体ヒューズに用いる半導体スイッチを提供 することである。

【0015】本発明の更に他の目的は、交流電力の供給 経路の小型・軽量化を促進すると共に、溶断ヒューズの 交換の手間も不要な交流用半導体ヒューズに用いること が可能な半導体スイッチを提供することである。

【0016】本発明の更に他の目的は、ある程度の短絡 抵抗を持つ不完全短絡などのレアショートが発生した場 合の異常電流に対しても高速応答が可能な交流用半導体 ヒューズに用いることが可能な半導体スイッチを提供す ることである。

【0017】本発明の更に他の目的は、このような不完 全短絡における遮断速度を任意に設定可能な交流用半導 体ヒューズに用いることが可能な半導体スイッチを提供 することである。

【0018】本発明の更に他の目的は、交流用半導体と ューズに用いる半導体スイッチの集積化が容易な構造を 提案し、これにより交流用半導体ヒューズとして必要な 容積を縮小し、交流用電力制御装置のコストを大幅に削 減することである。

【0019】本発明の更に他の目的は、家庭用交流電圧 に耐え得る制御回路を有する交流用半導体ヒューズに用 いることが可能な半導体スイッチを提供することであ

【0020】本発明の更に他の目的は、交流用スイッチ ングデバイスと、これを制御し130Vクラスの交流電 流電力供給経路に用いた場合には、スイッチングデバイ 50 圧に耐え得る制御回路とを、半導体チップ上にモノリシ

ックに集積化可能な交流用半導体ヒューズに用いること が可能な半導体スイッチを提供することである。

【0021】本発明の更に他の目的は、異常電流の検出 にマイコン等の複雑、高価なハードウェアを不要とし、 交流電力の供給経路の小型・軽量化を実現し、その装置 コストを大幅に削減することが可能な交流用半導体ヒュ ーズに用いることが可能な半導体スイッチを提供するこ とである。

【0022】本発明の更に他の目的は、特性が揃い、且 つ高精度のコンデンサや複数の抵抗等の回路素子を使用 10 が対応する。 する設計仕様を不要とし、回路素子のバラツキによる検 出誤差の発生が抑制された交流用半導体ヒューズに用い ることが可能な半導体スイッチを提供することである。 【0023】本発明の更に他の目的は、半導体チップに 対する外付けコンデンサをも不要にし、実装スペース及 び装置コストをより削減することが出来る交流用半導体 ヒューズに用いることが可能な半導体スイッチを提供す ることである。

【0024】本発明の更に他の目的は半導体チップの面 積利用効率を高め、半導体チップの小面積化が容易な回 20 路構成を実現し、実装スペースを小型化し、同時に装置 コストを削減することが可能な交流用半導体ヒューズに 用いることが可能な半導体スイッチを提供することであ る。

[0025]

【課題を解決するための手段】上記問題点を達成するた めの本発明の第1の特徴は、交流用半導体ヒューズに用 いるためのスイッチングデバイスの新規な構造を提供す るものである。即ち、本発明の第1の特徴に係るスイッ チングデバイスは、交流電源の非接地側に接続される第 30 1主電極、第1主電極に対向した第2主電極、第1及び 第2主電極を流れる主電流を制御する第1制御電極とを 有し、第1主電極にカソード領域を、第2主電極にアノ ード領域が接続される第1寄生ダイオードを内在するp チャネル型の第1主半導体素子と、第2主電極に接続さ れる第3主電極、第3主電極に対向し負荷に接続される 第4主電極、第3及び第4主電極を流れる主電流を制御 する第2制御電極とを有し、第3主電極にアノード領域 を、第4主電極にカソード領域が接続される第2寄生ダ イオードを内在する n チャネル型の第2主半導体素子と 40 から構成されている。本発明の第1の特徴に係る交流用 スイッチングデバイスに適用出来る第1及び第2主半導 体素子の例としては、DMOS構造、VMOS構造、或 いはUMOS構造の縦型構造のパワーMOSトランジス タやこれらと類似な構造のMOS静電誘導型トランジス タ(SIT)が、面積の大きな第1及び第2寄生ダイオ ードを形成する上で好ましい。又、エミッタスイッチド ・サイリスタ(EST)、MOS制御サイリスタ(MC T)等のMOS複合型デバイスやコレクタショート型の

他の絶縁ゲート型パワーデバイスでも良い。更にMOS トランジスタをより一般化したMISトランジスタやH EMT等の絶縁ゲート型トランジスタでもかまわない。 更に、常にゲートを逆バイアスで使う回路構成とするの であれば、接合型FET、接合型SITやSIサイリス タ等も使用可能である。特にダブルゲート型SIサイリ スタは双方向性のスイッチングを低いオン電圧で実現可 能である。第1及び第2寄生ダイオードは、これらの半 導体素子に構造的に内在する寄生pn接合ダイオード等

【0026】本発明の第1の特徴に係る交流用スイッチ ングデバイスは、まず、スイッチ投入時において、第1 及び第2制御電極が抵抗を介して接地される。そして、 交流電源の非接地側がプラス側に上昇すると、第1主半 導体素子制御電極の電位は、第1主電極の電位に対して 低下し、第2主半導体素子制御電極の電位は、第3主電 極の電位に対して低下する。このため、pチャネル型の 第1主半導体素子QA1はターン・オンし、nチャネル 型の第2主半導体素子はオフ状態である。ここで、「第 1主電極」とは、IGBTにおいてはエミッタ電極、M OSトランジスタにおいてはソース電極、EST, MC T、SIサイリスタにおいてはカソード電極、若しくは これらに等価な半導体素子の等価な主電極を意味する。 「第2主電極」とは、IGBTにおいてはコレクタ電 極、MOSトランジスタにおいてはドレイン電極、ES T, MCT, SIサイリスタにおいては、アノード電極 を意味する。同様に、「第3主電極」とは、IGBTに おいてエミッタ電極、MOSトランジスタにおいてはソ ース電極、EST, MCT, SIサイリスタにおいては カソード電極を意味する。「第4主電極」とは、IGB Tにおいてはコレクタ電極、MOSトランジスタにおい てはドレイン電極、EST, MCT, SIサイリスタに おいては、アノード電極を意味する。本発明の第1の特 徴に係る交流用スイッチングデバイスにおいては、nチ ャネル型の第2主半導体素子はオフ状態であっても、第 2寄生ダイオードが内在することにより、交流電源の非 接地側から電流が、第1及び第2主半導体素子を経由 し、負荷を介して接地側に流れる。同様に、交流電源の 非接地側がマイナス側に下降すると、nチャネル型の第 2主半導体素子がターンオンし、このオン状態の第2主 半導体素子と第1寄生ダイオードを介して逆方向に電流 が流れる。

【0027】即ち、第1及び第2寄生ダイオードが内在 することにより、本発明の第1及び第2主半導体素子は 逆導通型半導体素子として機能する。このような、逆導 通型半導体素子であれば、双方向性の交流用スイッチン グデバイスとしての、順方向及び逆方向の電流通路を利 用出来る。この第1及び第2寄生ダイオードは、DMO S構造、VMOS構造、或いはUMOS構造の縦型構造 絶縁ゲート型バイポーラトランジスタ(IGBT)等の 50 の半導体素子においては、構造的に大面積に形成するこ

とが可能であるので、オン抵抗を低く出来る。この縦型構造の半導体素子としては、埋め込み電極領域を高導電性の半導体領域等からなるシンカーで表面に導く構造でもかまわない。従って、第1及び第2主半導体素子を直列接続しても、全体としての導通損失は大きくならない。しかも、第1及び第2寄生ダイオードを利用することにより、交流用半導体ヒューズを構成する場合の過電流制御回路部の構成部品数を減らし、装置全体を小型化出来る利点を有する。

【0028】本発明の第1の特徴に係る交流用スイッチ 10 ングデバイスにおいて、第1主半導体素子、第1基準半 導体素子、第2主半導体素子、第2基準半導体素子、第 1の比較器、第2の比較器、及び関連する回路素子を、 同一半導体基板上にモノリシックに集積化すれば、回路 構成を小型化出来、実装スペースを縮小出来る。モノリ シックに集積化することにより、量産が可能となり、装 置コストを削減出来る。具体的には、第1主半導体素 子、第1基準半導体素子、第2主半導体素子、第2基準 半導体素子、第1の比較器、第2の比較器、及び関連す る回路素子は、互いに絶縁分離された島状の半導体領域 に形成することが可能である。この場合、第2,第4, 第6,第8主電極を、それぞれ島状の半導体領域の底部 に設けられた埋め込み領域として形成することが出来 る。

【0029】或いは、第1主半導体素子、第1基準半導 体素子、第2主半導体素子、第2基準半導体素子をパワ ーチップに集積化し、第1の比較器、第2の比較器、第 1乃至第4のトランジスタ、及び関連する回路素子等を 制御チップに集積化した、マルチチップモジュール(M CM) の構成や、その他のハイブリッド I Cの構成でも 30 かまわない。これらの、MCMやハイブリッドICの構 成によっても、回路構成を小型化出来、実装スペースを 縮小出来る。或いは、第1主半導体素子、第1基準半導 体素子、第2主半導体素子、第2基準半導体素子は同一 パッケージ内に、個別素子としてモジュール構造で搭載 しても良い。例えば、第1主半導体素子、第1基準半導 体素子、第2主半導体素子、第2基準半導体素子を、同 ーパッケージ基板の表面に設けられた、互いに独立した 導電体板の上にそれぞれ形成することが可能である。そ して、第2, 第4, 第6, 第8主電極を、それぞれの導 40 電体板に直接接続し、それぞれ独立に取り出すことが可 能である。又、第2及び第3主電極は、パッケージの内 部構造として互いに接続すれば便利である。

【0030】本発明の第1の特徴に係る交流用スイッチングデバイスにおいて、第1主半導体素子をN1個の第1のユニット素子(単位セル)から構成し、第1基準半導体素子を、N2個の第1のユニット素子から構成し、N1≫N2とすることが好ましい。又、第2主半導体素子をN3個の第2のユニット素子から構成し、第2基準半導体素子を、N4個の第2のユニット素子から構成

し、N3≫N4とすることが好ましい。即ち、第1及び 第2主半導体素子を、それぞれ複数個のユニット素子が 並列接続されたマルチ・チャネル構造により所定の定格 電流容量を実現したパワーデバイスとして構成すること が可能である。そして、第1及び第2基準半導体素子の 電流容量が主半導体素子の電流容量よりも小さくなるよ うに、それぞれの半導体素子を構成する並列接続のユニ ット素子数を調整して、分流比N1:N2、若しくは分 流比N3: N4を決めれば良い。例えば、第1基準半導 体素子のユニット素子数N2=1に対して、第1主半導 体素子のユニット素子数N1=1000となるように構 成することにより、基準半導体素子と主半導体素子のチ ャネル幅Wの比を1:1000として分流比を決めるこ とが出来る。このような回路規定を設定することによ り、第1及び第2基準半導体素子の回路構成を小型化出 来、半導体チップの占有面積を効率化出来る。半導体チ ップの面積を縮小出来るので、実装スペースを縮小出 来、更に、装置コストを削減出来る。

10

【0031】本発明の第2の特徴は、第1の特徴と同様 な交流用半導体ヒューズに用いるためのスイッチングデ バイスに関する。即ち、本発明の第2の特徴に係る交流 用スイッチングデバイスは、交流電源の非接地側に接続 される第1主電極、第1主電極に対向した第2主電極、 チャージポンプで昇圧された第1のドライバに接続さ れ、第1及び第2主電極を流れる主電流を制御する第1 制御電極とを有し、第1主電極にカソード領域を、第2 主電極にアノード領域が接続される第1寄生ダイオード を内在する n チャネル型の第1主半導体素子と、第2主 電極に接続される第3主電極、第3主電極に対向し負荷 に接続される第4主電極、第1のドライバとは異なる第 2のドライバに接続され、第3及び第4主電極を流れる 主電流を制御する第2制御電極とを有し、第3主電極に アノード領域を、第4主電極にカソード領域が接続され る第2寄生ダイオードを内在する n チャネル型の第2 主 半導体素子とから構成されている。

【0032】本発明の第2の特徴に係る交流用スイッチングデバイスにおいて、「第1主電極」とは、IGBTのコレクタ電極、MOSトランジスタのドレイン電極、EST、MCT、SIサイリスタのアノード電極、若見くはこれらに等価な半導体素子の等価な主電極を、「第2主電極」とは、IGBTのエミッタ電極、MOSトランジスタのソース電極、EST、MCT、SIサイリスタのカソード電極等を意味し、第1の特徴と同様な極性であり、「第3主電極」とは、IGBTのエミッタ電極、MOSトランジスタのソース電極、EST、MCT、SIサイリスタのカソード電極を、「第4主電極」とは、IGBTのコレクタ電極、MOSトランジスタのドレイン電極、EST、MCT、SIサイリスタのアノード電極を意味する。若しくは、第1の特徴と同様にス

イッチ投入時において、第1制御電極は抵抗を介して接 地され、交流電源の非接地側がプラス側に上昇すると、 第1主半導体素子制御電極の電位は、第1主電極の電位 に対して低下しnチャネル型の第1主半導体素子はター ン・オン出来ない。そこで、本発明の第2の特徴に係る 交流用スイッチングデバイスにおいては、第1制御電極 をチャージポンプで昇圧された第1のドライバに接続す ることにより、第1制御電極の電位を第2主電極の電位 に対して上昇するように構成し、nチャネル型の第1主 半導体素子をターン・オンする。一方、スイッチ投入時 に、第2制御電極は抵抗を介して接地され、第2主半導 体素子制御電極の電位は、第3主電極の電位に対して低 下する。このため、nチャネル型の第2主半導体素子は オフ状態である。nチャネル型の第2主半導体素子はオ フ状態であっても、第2寄生ダイオードが内在すること により、電流が第1及び第2主半導体素子を経由して交 流電源の非接地側から、負荷を介して接地側に流れる。 同様に、交流電源の非接地側がマイナス側に下降する と、オン状態のnチャネル型の第2主半導体素子と第1 寄生ダイオードを介して逆方向に電流が流れる。

[0033]

【発明の実施の形態】次に、図面を参照して、本発明の 実施の形態として交流用スイッチングデバイスを説明す る。以下の図面の記載において、同一又は類似の部分に は同一又は類似の符号を付している。ただし、図面は模 式的なものであり、厚みと平面寸法との関係、各層の厚 みの比率等は現実のものとは異なることに留意すべきで ある。従って、具体的な厚みや寸法は以下の説明を参酌 して判断すべきものである。又図面相互間においても互 いの寸法の関係や比率が異なる部分が含まれていること 30 は勿論である。

【0034】(交流用スイッチングデバイスの等価回路 表現) 本発明の実施の形態に係る交流用スイッチングデ バイスは、図1に示すように、交流電源112の非接地 側に接続される第1主電極S1、第1主電極S1に対向 した第2主電極D1、第1及び第2主電極を流れる主電 流を制御する第1制御電極G1とを有し、第1主電極S 1にカソード領域を、第2主電極D1にアノード領域が 接続される第1寄生ダイオードDp1を内在するpチャ ネル型の第1主半導体素子QA1と、第2主電板D1に 40 接続される第3主電極S2、第3主電極S2に対向し負 荷102に接続される第4主電板D2、第3及び第4主 電極を流れる主電流を制御する第2制御電極G2とを有 し、第3主電極S2にアノード領域を、第4主電極D2 にカソード領域が接続される第2寄生ダイオードDp2 を内在する n チャネル型の第2主半導体素子QA2とか ら構成されている。

【0035】ここでは、具体的には、第1主半導体素子 QA1はpMOSトランジスタで、第2主半導体素子Q A2はnMOSトランジスタであるとして、例示的に説 50

明する。第1主半導体素子QA1及び第2主半導体素子 QA2は、共に逆導通型の半導体素子である。つまり、 pMOSトランジスタ (第1主半導体素子) QA1のド レイン電極 D1と nMOSトランジスタ (第2主半導体 素子) QA2のソース電極S2を接続した構成である。 交流電源112の接地(GND)される側には、nMO Sトランジスタ (第2主半導体素子) QA2のドレイン 電極D2を接続し、接地しない側にpMOSトランジス 夕(第1主半導体素子)QA1のソース電極S1を接続 する。又、負荷102は接地 (GND) とn MOSトラ ンジスタQA2のドレイン電極D2の間に接続される。 【0036】ツェナーダイオードZD1はpMOSトラ ンジスタQA1の第1ゲート電極 (第1制御電極) G1 とソース電極S1間を, 所定の電圧、例えば12Vに保 って、pMOSトランジスタQA1のゲート絶縁膜に過 電圧が印加されようとした場合にこれをバイパスさせる 機能を有する。同様に、ツェナーダイオードZD51は nMOSトランジスタQA2の第2ゲート電極(第2制 御電極) G2とソース電極S2間を12Vに保って、ゲ 20 一ト絶縁膜に過電圧が印加されようとした場合にこれを バイパスさせる機能を有する。第1制御電極 (第1ゲー ト電極) G1に接続された抵抗R8は、第1ゲート電極 G1と接地の間で電位差を生じさせる。同様に、第2制 御電極 (第2ゲート電極) G2に接続された抵抗R58 は、第2ゲート電極G2と接地の間で電位差を生じさせ る。そして、スイッチSW1を投入し、両接点間を短絡 することで、本発明の交流用スイッチングデバイスがオ ンになり、両接点間を遮断することで本発明の交流用ス イッチングデバイスがオフになる。

12

【0037】本発明の交流用スイッチングデバイスのスイッチSW1が投入されたときの交流電流の経路は次のようになる。まず、pMOSトランジスタQA1のソース電極S1の電位が正の時は、pMOSトランジスタQA1はターン・オンする。このとき、nMOSトランジスタQA2はオフ状態である。このため、電流はpMOSトランジスタQA1のソース電極S1からドレイン電極D1を流れ、nMOSトランジスタQA2のソース電極S2とドレイン電極D2間に存在する第2寄生ダイオードDp2を経由して流れる。

【0038】次に、pMOSトランジスタQA1のソース電極S1の電位が負になると、pMOSトランジスタQA1はターン・オフし、nMOSトランジスタQA2はターン・オンする。このため、電流はnMOSトランジスタQA2のドレイン電極D2からソース電極S2を流れ、pMOSトランジスタQA1のソース電極S1とドレイン電極D1間に存在する第1寄生ダイオードDp1を経由して、逆方向に流れる。

【0039】(DMOSの寄生ダイオード)図2は、図 1に示した第2主半導体素子QA2の具体的構造の一例 として、nMOSトランジスタのユニット素子の一部を

14

示す断面図である。実際には、このユニット素子を、半 導体チップ上に複数個 (例えば、ユニット素子数N3= 1000個程度) 並列配置することにより、所望の定格 電流容量を実現している。

【0040】図2に示すnMOSトランジスタは、ドレ イン領域となる n + 領域308の上に、エピタキシャル 成長したドリフト領域となる n = 領域307を配置し、 このドリフト領域307の表面に、見かけ上2つのpボ ディ領域306を島状に対向して配置している。図2に おいて、断面図として、見かけ上2つのpボディ領域3 06が示されているが、紙面の奥で連続していてかまわ ない。即ち、平面パターン上は、円形若しくは矩形のリ ング形状 (ドーナツ型) で、連続したpボディ領域30 6を構成してかまわない。pボディ領域306の表面に は、ソース領域となる n + 領域305が形成されてい る。ソース領域となるn+領域305も、円形若しくは 矩形のリング形状 (ドーナツ型)で、連続した拡散領域 として構成してかまわない。pボディ領域306の上部 及びpボディ領域306に挟まれたドリフト領域307 の上部にはゲート絶縁膜304が配置され、更にゲート 絶縁膜304の上部に、第2制御電極G2としてのゲー ト電極303が配置されている。ゲート電極303の上 部には層間絶縁膜302が配置され、この層間絶縁膜3 02中に開口されたコンタクトホールを介して、pボデ ィ領域306とソース領域305を短絡するように、第 3主電極S2としてのソース電極301が配置されてい る。ドレイン領域308の裏面には、第4主電板D2と してのドレイン電極309が形成されている。

【0041】図2に示す断面図で注目すべきは、このよ うなDMOS構造では、pボディ領域306とn-ドリ フト領域307との間に、pn接合構造の第2寄生ダイ オードD₂ 2 が内在していることである。従って、DM OSが動作するバイアス条件とは逆にして、第4主電極 (ドレイン電極) 309を負、第3主電極(ソース電 極)301を正とするバイアス条件とすれば、この第2 寄生ダイオードDp2 が導通し、いわゆる逆導通が生じ る。

【0042】本発明においては、図1に示すように、こ の第2寄生ダイオードDp2 を積極的に電流経路として 用いている。図示を省略しているが、pチャネルのDM OS構造にも同様な第1寄生ダイオードDp 1 が内在す る(第1寄生ダイオードDP1は、図8に例示されてい る。)。この場合は、図2において、pとnの符号を逆 にし、ほぼ同様な位置に、逆の極性で形成される。これ らの第1及び第2寄生ダイオードDp1及びDp2は、 図2から明らかなように、半導体チップの底面全面に、 大面積に形成されているので、オン抵抗が低く、全体と しての導通損失は大きくならない。

【0043】(IGBTの寄生ダイオード)図3は、図

して、コレクタショート型のIGBTのユニット素子の 一部を示す断面図である。実際には、このユニット素子 は、半導体チップ上に複数個並列配置され、大電流化を 実現している。 図3に示すコレクタショート型 IGBT は、コレクタ電極(第4主電極)329の上部にコレク 夕領域となるp+ 領域328とn+ショート領域337 が隣接して、交互に配置し、コレクタショート構造を形 成している。このコレクタ領域328とn+ショート領 域337の上に、ドリフト領域となるn-領域307を 配置し、このドリフト領域307の表面に2つのpベー ス領域326を島状に対向して配置している。図2と同 様に、図3においても、断面図として、見かけ上2つの pベース領域326が示されているが、紙面の奥で連続 していてかまわない。即ち、平面パターン上は、円形若 しくは矩形のリング形状 (ドーナツ型) で、連続したp ベース領域326を構成してかまわない。それぞれのp ベース領域326の表面には、エミッタ領域となる n+ 領域325が形成されている。エミッタ領域となる n+ 領域325も、円形若しくは矩形のリング形状(ドーナ ツ型)で、連続した拡散領域として構成してかまわな い。pベース領域326の上部及びpベース領域326 に挟まれたドリフト領域307の上部にはゲート絶縁膜 304が配置され、更にゲート絶縁膜304の上部にゲ ート電極(第2制御電極)303が配置されている。ゲ ート電極303の上部には層間絶縁膜302が配置さ れ、この層間絶縁膜302中に開口されたコンタクトホ ールを介して、pベース領域326とエミッタ領域32 5を短絡するようにエミッタ電極(第3主電極)321 が配置されている。IGBTにおいては、ターンオン時 にコレクタ領域前面のドリフト領域307に電子が蓄積 され、この蓄積された電子がp+コレクタ領域328か らの正孔(ホール)の注入を促進し、ドリフト領域30 7には電子と正孔の2種類のキャリアが存在して、電導 度変調を生じる。従って、ドリフト領域307を厚くし ても、オン抵抗は低く出来るので、高耐圧、低オン抵抗 のデバイスとして用いられている。しかし、周知のよう に、IGBTにおいては、ターンオフ時にコレクタ領域 前面のドリフト領域307に蓄積された電子が再結合に より消滅するまで、テール電流が流れ続け、高速のター ンオフを妨げている。図3に示すコレクタショート型構 造を採用することにより、IGBTのコレクタ領域前面 のドリフト領域307に蓄積された電子は、n+ショー ト領域337を介して引き抜くことが出来るようになる ので、ターンオフ時のテール電流を抑制し、高速動作が 可能となる。

【0044】このようなコレクタショート型 I GBTに おいては、図2に示したDMOSトランジスタと同様 に、pベース領域326とn-ドリフト領域307との 間に、pn接合構造の第2寄生ダイオードD。2が内在 1に示した第2主半導体素子QA2の他の具体的構造と 50 している。従って、コレクタショート型IGBTが動作

するバイアス条件とは逆バイアスにして、コレクタ電極 329を負、エミッタ電極321を正とするバイアス条件とすればこの寄生ダイオード D_p 2 が導通し、いわゆる逆導通が生じる。図示を省略しているが、p5 ナードp7 が内在する。これらの第1及び第2寄生ダイオードp7 が内在する。これらの第1及び第2寄生ダイオードp7 及びp7 を積極的に交流用スイッチングデバイスの電流経路として用いることにより、高電圧を高速に遮断出来る。

【0045】(パッケージ構造)図4は、図1に示した 10構造に、更に、第1基準半導体素子(pMOSトランジスタ)QB1及び第2基準半導体素子(nMOSトランジスタ)QB2を加えた構成を示す回路図である。第1基準半導体素子QB1は、第1主半導体素子(pMOSトランジスタ)QA1と並列接続され、第2基準半導体素子QB2は、第2主半導体素子(nMOSトランジスタ)QA2と並列接続される。

【0046】即ち、第1基準半導体素子QB1は、第1 主半導体素子QA1の第1主電極(ソース電極)SA 1、第1制御電極(第1ゲート電極)GA1にそれぞれ 20 接続された第5主電極(ソース電極)SB1、第3制御電極(第3ゲート電極)GB1と、第6主電極(ドレイン電極)DB1とを有する。一方、第2基準半導体素子QB2は、第2主半導体素子QA2の第3主電極(ソース電極)SA2、第2制御電極(第2ゲート電極)GA2にそれぞれ接続された第7主電極(ソース電極)SB2、第4制御電極(第4ゲート電極)GB2と、第8主電極(ドレイン電極)DB2とを有する。そして、第1主半導体素子QA1の第1主電極SA1は、交流電源112の非接地側に接続され、第2主半導体素子QA2の30第4主電極DA2は、負荷102に接続されている。

【0047】ツェナーダイオードZD1は第1主半導体素子(pMOSトランジスタ)QA1の第1ゲート電極(第1制御電極)G1と第1主電極(ソース電極)SA1間を,所定の電圧、例えば12Vに保って、pMOSトランジスタQA1のゲート絶縁膜に過電圧が印加されようとした場合にこれをバイパスさせる機能を有する。同様に、ツェナーダイオードZD51は第2主半導体素子(nMOSトランジスタ)QA2の第2ゲート電極(第2制御電極)G2と第3主電極(ソース電極)SA402間を12Vに保って、ゲート絶縁膜に過電圧が印加されようとした場合にこれをバイパスさせる機能を有する

【0048】図5は、図4に示した回路構成を具体的に 体チップ353 電極部材の第1 の構造を示した平面図で、図6は、図5のI-I方向に 沿った断面図である。この大電流制御用モジュール (パ 骨部64に機械ッケージ)は数100A乃至1000Aクラスの交流電 部材の第2チッ流を、異常電流を検知した場合に遮断出来る。図5に示 骨部64に直接すように、本発明の交流用スイッチングデバイスとなる 50 成されている。

大電流制御用モジュールは、第1主半導体素子QA1、第1基準半導体素子QB1、第2主半導体素子QA2、第2基準半導体素子QB2となるMOSトランジスタを搭載した4枚の半導体チップ351、352、353及び354をセラミック基板31の上に搭載し、周辺を円形の低膨張金属製のフランジ32で囲んでいる。半導体チップ351、352、353及び354のそれぞれの上には、第1、第3、第5及び第7主電極となるソース電極パッドSA1、SA2、SB1、SB2、及び第1、第2、第3及び第4制御電極となるゲート電極パッド391、392、393及び394が配置されている。

16

【0049】図5及び図6に示すように、セラミック基 板31の上面には電気的に分離された銅板401,40 2,403,404が、下面には銅板405が、それぞ れ焼結による直接接合法、若しくは銀ローやアルミニウ ム(A1)·ロー等のロー付けにより結合している。セ ラミック基板31の上面の銅板401,402,40 3,404の外側にはフランジ32が、同様な直接接合 法、若しくロー付け等により結合している。これらのロ ー付けはチタン (Ti)等の表面触媒を用いた活性金属 法によるロー付けであり、このようなロー付けにより、 セラミック基板31と銅板401,402,403,4 04やフランジ32との接合面が良好な機械的強度を有 して結合出来る。ロー付けの場合は、セラミック基板3 1と銅板401,402,403,404,405及び フランジ32との接合界面には厚さ2乃至数ミクロンの ロー付け層が存在するが図示を省略している。

【0050】銅板401,402,403,404の上に、それぞれ厚さ100μm程度の半田42により半導体チップ351,352,353,354が半田付けされている。図6に示すように、第1主半導体素子QA1を搭載した半導体チップ351の主面に設けられたソース電極パッドSA1には、複数個配置された半球状の高導電性金属、若しくは半田ボールや銀バンプ等の接続導体36を介して、モリブデン製のソース電極部材の第1チップ押さえ部61がバネにより押圧されている。同様に、第1基準半導体素子QB1を搭載した半導体チップ352の主面に設けられたソース電極パッドSA2に

は、接続導体36を介して、ソース電極部材の第1チップ押さえ部61がバネにより押圧されている。図6において紙面の奥に配置され、図示を省略した第2主半導体素子QA2、第2基準半導体素子QB2を搭載した半導体チップ353、354についても同様である。ソース電極部材の第1チップ押さえ部61は、図7の鳥瞰図に示すように、絶縁体63を介して、ソース電極部材の背骨部64に機械的に接続されている。一方、ソース電極部材の第2チップ押さえ部62は、ソース電極部材の背骨部64に直接接続され、所定の電流が流れるように構

【0051】このようにして、ソース電極部材の第1チ ップ押さえ部61及び第2チップ押さえ部62が、4つ の半導体チップ351,352,353,354のそれ ぞれのソース電極パッドSA1, SA2, SB1, SB 2に圧接して、ソース電極経路が形成されている。セラ ミックハウジング38の端部には円環状の低膨張金属製 部材39が銀ロー等のロー付けにより接続されている。 そして、この円環状の低膨張金属製部材39の上部は、 フランジ32の上端部と溶接されている。又、図6に示 すように、4つの半導体チップ351,352,35 3,354のそれぞれの主面に設けられたMOSトラン ジスタのゲート電極パッド391,392,393,3 94には、プローブピン47が、インシュレータ48を 介して、図示を省略したバネにより押圧されている。 【0052】図6に示すように、銅板401,402, 403,404には4つの半導体チップ351,35 2.353,354のドレインである底面がそれぞれ半 田付けされているため、銅板401、402、403、 404はMOSトランジスタのドレイン電極配線部とな っている。この銅板401,402,403,404の 一部から銅の丸棒からなる第2、第4、第6及び第8電 極となるドレイン電極DA1, DA2, DB1, DB2 が半田付けにより立設されている。図7に示すように、 ドレイン電極DA1は、ソース電極部材の背骨部64を 貫通し、背骨部64の上部において、背骨部64と半田 付けされる。ドレイン電極DA2, DB1, DB2は、 セラミックハウジング38を貫通して外部に突出してい る。又、図7に示すように、ソース電極部材の背骨部6 4の上に銅の丸棒からなる中間端子Pが立設され、セラ ミックハウジング38を貫通して外部に突出している。 第1チップ押さえ部61の上には、銅の丸棒からなるソ ース電極S1が立設され、セラミックハウジング38を 貫通して外部に突出している。ドレイン電極DA2, D B1, DB2はセラミックハウジング38に銀ローやア ルミ・ロー等のロー付けにより立設された銅のキャップ 形状のドレイン電極によりカシメにより結合される。同 様に、ソース電極S1はセラミックハウジング38に銀 ローやアルミ・ロー等のロー付けにより立設された銅の キャップ形状のソース電極によりカシメにより結合され る。更に、プローブピン47に接続された複数ゲート配 40 線は、それぞれセラミックハウジング38にロー付けに より立設された銅のキャップ形状のゲート電極によりカ シメにより結合される。

【0053】図5乃至図7に示すパッケージ構造によれ ば、フランジ32の下の端部をセラミック基板31とロ ー付けされ、上の端部をフランジ32に溶接接続された 低膨張金属製部材39を介して、セラミックハウジング 38にロー付けされ、気密空間を構成している。更に、 セラミックハウジング38の上に突出しているドレイン

配線の貫通口をキャップ形状のドレイン電極、ソース電 極、ゲート電極によりロー付けにより気密的に寒ぐこと が可能である。これによって、耐湿性を極めて高くする ことが出来、内部に湿気や腐食性ガスなどの侵入を完全 に防止して、4つの半導体チップ351,352,35 3,354の故障を防止し、その信頼性を著しく高める ことが出来る。

18

【0054】更に、半導体チップ351,352,35 3,354のそれぞれのソース電極パッドSA1,SA 10 2, SB1, SB2は、アルミワイヤなどのボンディン グワイヤを用いずに、接続導体36を介して、第1チッ プ押さえ部61及び第2チップ押さえ部62を圧接して いる。又、半導体チップ351,352,353,35 4の裏面のドレイン電極層は、銅板401,402,4 03,404への半田付けされている。このため、各電 極経路の通電容量は極めて大きな値を確保出来る。この ような通電容量の大きな導電部材により大電流制御用モ ジュールを構成する電極経路が形成されているため、交 流用スイッチングデバイスのパワーサイクル耐量を著し く向上させることが出来る。

【0055】 (集積化構造)図8は、図4に示した回路 構成をモノリシックに集積化する場合の一例を示す断面 図である。図8に示すように、本発明の実施の形態に係 る交流用スイッチングデバイスは、台基板501上にS OI酸化膜(埋め込み絶縁膜)502を介して真性(i 型) 半導体領域367,357,377,347を形成 したSOI構造を基礎とし、絶縁分離構造を構成してい

【0056】即ち、底面の誘電体502及び側面の素子 分離領域で分離された島状のi型半導体領域367.3 57, 377, 347を有し、この半導体領域367, 357, 377, 347中に、それぞれ第1基準半導体 累子QB1、第1主半導体素子QA1、第2主半導体素 子QA2、第2基準半導体素子QB2が形成されてい る。なお、図8においては、島状の i 型半導体領域35 7中にN1個の第1のユニット素子 (単位セル) からな る第1主半導体素子QA1が、島状のi型半導体領域3 67中にN2個の第1のユニット素子から第1基準半導 体素子QB1が形成されている。しかし、簡単化のた め、そのうちの、それぞれの一個のユニット素子(単位 セル)を図示している。同様に、島状のi型半導体領域 377中には、N3個の第2のユニット素子からなる第 2主半導体素子QA2が、島状のi型半導体領域347 中にはN4個の第2のユニット素子からなる第2基準半 導体素子QB2が形成されている。しかし、そのうち の、それぞれの一個のユニット素子(単位セル)が図示 されていることに留意すべきである。島状のi型半導体 領域367,357,377,347は、真性半導体領 域の他、n-型(ν型)若しくはp-型(π型)の領域 電極DA2,DB1,DB2、ソース電極S1、ゲート 50 でもかまわない。即ち、極僅かなp型若しくはn型のド

20

ーパントが含まれていても、不純物密度 1×10^{11} c m $^{-3}$ $\sim 5 \times 10^{12}$ c m $^{-3}$ 程度以下の、実質的に i 型と見なせる領域であれば良い (以下において、この実質的に i 型と見なせる領域を含めて「 i 型半導体領域」という。)。更に、不純物密度 5×10^{12} c m $^{-3}$ $\sim 5 \times 10^{14}$ c m $^{-3}$ 程度であっても、動作時に、ほぼ完全に空乏化すれば、 i 型半導体領域と等価な領域である。

【0057】図8に示す素子分離領域は、SOI酸化膜 (埋め込み絶縁膜) 502に達するまで深く形成された 10 トレンチを用いて形成されている。即ち、このトレンチ の側壁に形成されたトレンチ側壁絶縁膜503と、更に トレンチ側壁絶縁膜503に挟まれた半絶縁性ポリシリ コン(SIPOS)504から構成されている。島状の i型半導体領域367,357,377,347の底部 には、それぞれ、p+埋め込みドレイン領域368、p + 埋め込みドレイン領域358、n+ 埋め込みドレイン 領域308、n+埋め込みドレイン領域348が形成さ れている。これらのp+埋め込みドレイン領域368、 p + 埋め込みドレイン領域358、n + 埋め込みドレイ 20 ン領域308、n+埋め込みドレイン領域348に対し ては、それぞれp+シンカー369、p+シンカー35 9、n⁺シンカー319、n⁺シンカー349が設けら れ、半導体チップの表面に導かれている。なお、第1主 半導体素子QA1は、島状のi型半導体領域357中に 配置されたN1(例えば、N1=1000)個のユニッ ト素子から、第2主半導体素子QA2は、島状のi型半 導体領域377中に配置されたN3個の第2のユニット 素子から構成されるので、p + シンカー359、n + シ ンカー319等は、それぞれのユニット素子毎に取り出 30 してもかまわないが、複数のグループに分け、グループ 毎にp + シンカー359、n + シンカー319等を取り 出すようにすれば、チップ上の集積度は向上する。しか し、p+シンカー359、n+シンカー319等をそれ ぞれのユニット素子毎に取り出す方がオン抵抗は低くな る。低いオン抵抗を実現するためには、島状の i 型半導 体領域367,357,377,347の底部に配置さ れたp + 埋め込みドレイン領域368、p + 埋め込みド レイン領域358、n+埋め込みドレイン領域308、 n+埋め込みドレイン領域348のそれぞれの下に、下 40 敷き金属層を更に設ければ良い。

【0058】下敷き金属層としては、タングステン (W)、チタン (Ti)、モリブデン (Mo) 等の高融点金属、これらのシリサイド $(WSi_2, TiSi_2, MoSi_2)$ 等が使用出来る。或いはこれらのシリサイドを用いたポリサイドで下敷き金属層を構成しても良い。

【0059】図8に示すように、第1基準半導体素子Q B1となるpMOSトランジスタは、ドレイン領域となるp+埋め込み領域368の上に、i型半導体領域3650

7をドリフト領域とし、このドリフト領域367の表面 に、nボディ領域366を島状に配置している。nボデ ィ領域366の表面には、ソース領域となる p + 領域3 65が形成されている。nボディ領域366の上部及び nボディ領域366に挟まれたドリフト領域367の上 部にはゲート絶縁膜364が配置され、更にゲート絶縁 膜364の上部に第3制御電極(第3ゲート電極)36 3が配置されている。ゲート電極363の上部には層間 絶縁膜302が配置され、この層間絶縁膜302中に開 口されたコンタクトホールを介して、nボディ領域36 6とソース領域365を短絡するように第5主電極(ソ ース電極) 361が配置されている。p+埋め込みドレ イン領域368に接続したp+シンカー369には第6 主電極(ドレイン電極)370が形成されている。 【0060】第1主半導体素子QA1となるpMOSト ランジスタは、ドレイン領域となるp+ 埋め込み領域3 58の上に、i型半導体領域357をドリフト領域と し、このドリフト領域357の表面に、nボディ領域3 56を島状に配置している。nボディ領域356の表面 には、ソース領域となるp+領域355が形成されてい る。nボディ領域356の上部及びnボディ領域356 に挟まれたドリフト領域357の上部にはゲート絶縁膜 354が配置され、更にゲート絶縁膜354の上部に第 1制御電極(第1ゲート電極)353が配置されてい る。ゲート電極353の上部には層間絶縁膜302が配 置され、この層間絶縁膜302中に開口されたコンタク トホールを介して、nボディ領域356とソース領域3 55を短絡するように第1主電極 (ソース電極) 351 が配置されている。p+埋め込みドレイン領域358に 接続したp + シンカー359には、第2主半導体素子Q A2のソース電極301が延長形成され、p+埋め込み ドレイン領域358と第2主半導体素子QA2のソース 電極301とを互いに接続している。従って、第2主半 導体素子QA2のソース電極301は、第2主電極(ド レイン電極)と接続する中間端子配線Pを構成してい る。又、図示を省略しているが、第1基準半導体素子Q B1のソース電極361と第1主半導体素子QA1のソ ース電極351とは紙面の奥の方で互いに接続されてい

【0061】第2主半導体素子QA2となるnMOSトランジスタは、ドレイン領域となるn+領域308の上に、i型半導体領域377をドリフト領域とし、このドリフト領域377の表面に、pボディ領域306を島状に配置している。pボディ領域306の表面には、ソース領域となるn+領域305が形成されている。pボディ領域306の上部及びpボディ領域306に挟まれたドリフト領域377の上部にはゲート絶縁膜304が配置され、更にゲート絶縁膜304の上部に第2制御電極(第2ゲート電極)303が配置されている。ゲート電極303の上部には層間絶縁膜302が配置され、この

層間絶縁膜302中に開口されたコンタクトホールを介して、pボディ領域306とソース領域305を短絡するように第1主電極(ソース電極)となる中間端子配線301が配置されている。n+埋め込みドレイン領域308に接続したn+シンカー319には第4主電極(ドレイン電極)310が形成されている。

【0062】第2基準半導体素子QB2となるnMOS トランジスタは、ドレイン領域となる n + 領域348の 上に、i型半導体領域347をドリフト領域とし、この ドリフト領域347の表面に、pボディ領域346を島 10 状に配置している。pボディ領域346の表面には、ソ ース領域となるn+領域345が形成されている。pボ ディ領域346の上部及びpボディ領域346に挟まれ たドリフト領域347の上部にはゲート絶縁膜344が 配置され、更にゲート絶縁膜344の上部に第4制御電 極(第4ゲート電極)343が配置されている。ゲート 電極343の上部には層間絶縁膜302が配置され、こ の層間絶縁膜302中に開口されたコンタクトホールを 介して、pボディ領域346とソース領域345を短絡 するように第7主電極 (ソース電極) 341が配置され 20 ている。図示を省略しているが、n+埋め込みドレイン 領域348には、n+シンカーが接続され、n+シンカ ーに第8主電極(ドレイン電極)が接続されている。 又、図示を省略しているが、第2基準半導体素子QB2 のソース電極341と第2主半導体素子QA2のソース 電極301とは紙面の奥の方で互いに接続されている。 【0063】そして、既に図2を用いて説明したよう に、第1主半導体素子QA1のnボディ領域356とp + 埋め込みドレイン領域368との間に、pn接合構造 の第1寄生ダイオードDP1が内在している。更に、第 30 2主半導体素子QA2のpボディ領域306とn+埋め 込みドレイン領域308との間に、pn接合構造の第2 寄生ダイオードD22が内在している。従って、ドレイ ン電極310を負、中間端子配線Pを正とするバイアス 条件とすれば寄生ダイオード Do 2 が導通し、中間端子 配線Pを正、ソース電極351を負とするバイアス条件 とすれば寄生ダイオードD。」が導通する。

【0064】図8に示す交流用スイッチングデバイスは、以下のようにすれば製造出来る。

【0065】(a) 台基板501としては不純物密度5 $\times 10^{12}$ cm $^{-3}$ $\sim 1 \times 10^{15}$ cm $^{-3}$ 程度で厚さ250 ~ 600 μ mのp型シリコン基板を用い、この表面に熱酸化法又はCVD法等により厚さ1 ~ 10 μ mの埋め込み絶縁膜(SOI酸化膜)502を形成し、その表面を鏡面に研磨する。3 μ m程度以上の厚い埋め込み絶縁膜(SOI酸化膜)502を形成するには、高圧酸化法等を用いても良い。

いう。) の表面に、フォトリソグラフィー法、及びイオ ン注入法等を用いて、選択的に、p+ 埋め込みドレイン 領域368、p+ 埋め込みドレイン領域358、n+ 埋 め込みドレイン領域308、n+埋め込みドレイン領域 348を形成する。 そして、 p + 埋め込みドレイン領域 368、p+埋め込みドレイン領域358、n+埋め込 みドレイン領域308、n+埋め込みドレイン領域34 8の形成された面を、SOI酸化膜502に接するよう にして、i型基板とp型シリコン(台基板)1とを貼り 合わせる。又、SDB法は電圧をかけて熱処理する陽極 接合法でも良い。SDB法による貼り合わせ後、i型基 板は所望の厚み、例えば1~30 µmになるように研磨 し、その厚みを調整すれば良い。なお、低いオン抵抗を 実現するためにp+埋め込みドレイン領域368、p+ 埋め込みドレイン領域358、n+埋め込みドレイン領 域308、n+埋め込みドレイン領域348のそれぞれ に下敷き金属層を設ける場合は、タングステン (W)、 チタン (Ti)、モリブデン (Mo)等の高融点金属を CVD、スパッタリング、真空蒸着で堆積すれば良い。 或いは、タングステン(W)、チタン(Ti)、モリブ デン(Mo)等を堆積後、更に所定の温度でアニール (シリサイド化)を行い、WSi2, TiSi2, Mo Si2等のシリサイドを形成しても良い。シリサイド は、CVDやスパッタリングで直接形成も可能である。 更に、ポリシリコンのCVDを併用して、これらのシリ サイドを用いたポリサイドを構成し、下敷き金属層を構 成しても良い。そして、この下敷き金属層とSOI酸化 膜502とが接するようにして、i型基板とp型シリコ ン(台基板)1とをSDB法により貼り合わせれば良

22

【0067】(c)その後、厚みが調整されたi型基板 の表面を、化学的エッチングし、表面のダメージ層を除 去する。そして、この表面に熱酸化法により厚さ0.3 ~1 µmの酸化膜を形成する。そして、フォトリソグラ フィー法を用いて、この酸化膜34に、図8に示すよう 素子分離領域に対応した格子状の開口部パターンを形成 する。格子状の開口部パターンは、フォトリソグラフィ ーにより、p + 埋め込みドレイン領域368、p + 埋め 込みドレイン領域358、n+埋め込みドレイン領域3 08、n+ 埋め込みドレイン領域348のパターンにマ スク合わせをして、対応するフォトレジストのマスクを パターニングすれば良い。そして、このフォトレジスト のマスクを利用して、まず、CF4等を用いたRIE 法、若しくはECRエッチング法等により酸化膜をエッ チングする。そして、酸化膜のエッチングに用いたフォ トレジストを除去し、酸化膜をマスクとして、 i 型基板 &CF4+O2 \ SF6+O2 \ SF6+H2 \ CC1 4、或いはSiCl4等を用いたRIE法、マイクロ波 プラズマエッチ法、若しくはECRエッチング法等によ

(溝)を形成する。下敷き金属層を設けた場合は、下敷 き金属層を貫通して素子分離用トレンチ(溝)を形成す る

23

【0068】(d)次に、熱酸化法により、素子分離用トレンチの内壁にトレンチ側壁絶縁膜(酸化膜)503を形成する。その後、不純物を添加しない多結晶シリコン、或いは酸素を添加した半絶縁性ポリシリコン等をCVDすることにより素子分離用トレンチの内部を埋め込み、化学的機械研磨(CMP)等により表面を平坦化し、多結晶シリコン等を埋め込み、素子分離領域を形成する。この結果、互いに独立したi型半導体領域367,357,377,347,...が形成される。

【0069】(e)この後は、標準的なCMOSプロセスで、pMOSトランジスタ、nMOSトランジスタを形成すれば良い。これらの公知のICプロセスの説明は省略する。なお、標準的なCMOSプロセスで行われるように、選択的なイオン注入と、その後のドライブイン・アニール等を用いて、i型半導体領域367,357にpウェルを、i型半導体領域377,347にnウェルを形成してもかまわない。しかし、動作の本質に変わ20らないので、i型半導体領域367,357,377,347をそのままドリフト領域として使用出来る。i型半導体領域367,357,377,347をそのままドリフト領域として使用対域、工程数が削減出来るので好ましい。

【0070】なお、上記説明は絶縁分離構造の場合であるが、接合分離構造でも、従来周知の半導体製造技術を応用し、同様な構造を製造出来ることは勿論である。

【0071】(パワーICの回路)図9は本発明の実施 の形態に係るパワーICの回路図である。本発明のパワ 30 -ICはpMOSトランジスタ (第1主半導体素子QA 1) のドレイン電極 (第2主電極) と n MOSトランジ スタ (第2主半導体素子QA2) のソース電極 (第3主 電極)を接続したものである。交流電源112の接地さ れる側に第2主半導体素子QA2のドレイン電極(第4 主電極)を接続し、接地しない側に第1主半導体素子Q A1のソース電極 (第1主電極) を接続する。又、負荷 102は接地と第2主半導体素子QA2のドレイン電極 の間に接続される。ツェナーダイオードZD1は第1主 半導体素子QA1の第1制御電極(第1ゲート電極)と 40 ソース電極S間を12Vに保って、ゲート絶縁膜に過電 圧が印加されようとした場合にこれをバイパスさせる機 能を有する。ツェナーダイオードZD51は第2主半導 体素子QA2の第2制御電極 (第2ゲート電極)とソー ス電極SA間を12Vに保って、ゲート絶縁膜に過電圧 が印加されようとした場合にこれをバイパスさせる機能 を有する。抵抗R8は第1ゲート電極と接地の間で電位 差を生じさせるための抵抗であり、スイッチSW2をオ ンすることで抵抗R8を接地する。R58は第2ゲート 電極と接地の間で電位差を生じさせるための抵抗であ

り、スイッチSW2をオンすることでR58を接地する。

【0072】図9に示すように、本発明のパワーICに おいては、第1主半導体素子QA1と同型で電流容量の 小さいMOSトランジスタ (第1基準半導体素子QB 1)が、第1主半導体素子QA1のソース電極、ゲート 電極に接続されている。 又第2主半導体素子QA2と同 型で電流容量の小さいMOSトランジスタ (第2基準半 導体素子QB2)が、第2主半導体素子QA2のソース 電極、ゲート電極に接続され、ドレイン電極が基準抵抗 Rrに接続されている。例えば、第1主半導体素子QA 1をN1個の第1のユニット索子(単位セル)から構成 し、第1基準半導体素子QB1を、N2個の第1のユニ ット素子から構成し、N1≫N2とすれば良い。又、第 2主半導体素子QA2をN3個の第2のユニット素子か ら構成し、第2基準半導体素子QB2を、N4個の第2 のユニット素子から構成し、N3≫N4とすれば良い。 即ち、第1主半導体素子QA1及び第2主半導体素子Q A2を、それぞれ複数個のユニット素子が並列接続され たマルチ・チャネル構造により所定の定格電流容量を実 現したパワーデバイスとして構成し、第1基準半導体素 子QB1及び第2基準半導体素子QB2の電流容量が、 主半導体素子の電流容量よりも小さくなるように、それ ぞれの半導体素子を構成する並列接続のユニット素子数 を調整して、分流比N1:N2、若しくは分流比N3: N4を決めれば良い。例えば、第1基準半導体素子QB 1のユニット素子数N2=1に対して、第1主半導体素 子QA1のユニット素子数N1=1000となるように 構成することにより、第1基準半導体素子と第1主半導 体素子のチャネル幅Wの比を1:1000として分流比 を決めることが出来る。第2基準半導体素子と第2主半 導体素子のチャネル幅Wについても、同様に決めること が可能である。

【0073】第1の比較器CMP1の"+"入力端子は 抵抗R1を介して第1主半導体素子QA1の第2主電極 (ドレイン電極)に接続され、"-"入力端子は抵抗R 2を介して第1基準半導体素子QB1の第6主電極(ド レイン電極)に接続されている。第2の比較器CMP2 も同様に、"+"入力端子は抵抗R72を介して第2主 半導体素子QA2の第4主電極(ドレイン電極)に接続 され、"-"入力端子は抵抗R71を介して第2基準半 導体素子QB2の第8主電極(ドレイン電極)に接続されている。

【0074】第1主電極Sと第1の比較器CMP1の電源端子(高電位側)の間には第1のトランジスタQ1が接続され、第1の比較器CMP1の電源端子(低電位側)のと接地電位間には抵抗R9が接続されている。一方、第2主電極DAと第2の比較器CMP2の電源端子(低電位側)の間には、第2のトランジスタQ71が、50第2の比較器CMP2の電源端子(高電位側)と接地電

位間には抵抗R59が接続されている。そして、第1の 比較器CMP1の電源端子には、第3のトランジスタQ 2のエミッタ電極を、第1の比較器CMP1の出力端子 には第3のトランジスタQ2のベース電極が接続されて いる。同様に、第2の比較器СMP2の電源端子には、 第4のトランジスタQ72のエミッタ電極が、第2の比 較器CMP2の出力端子には第4のトランジスタQ72 のベース電極が接続されている。このようにして、第1 の比較器CMP1の出力端子は第3のトランジスタQ2 を介して、第1主半導体素子QA1と第1基準半導体素 10 子QB1の第1及び第3ゲート電極に接続されている。 同様に、第2の比較器CMP2の出力端子は、第4のト ランジスタQ72を介して、第2主半導体素子QA2と 第2基準半導体素子QB2の第2及び第4ゲート電極に 接続されている。

25

【0075】そして、第3のトランジスタQ2のコレク タ電極には、逆流防止ダイオードD4が接続され、この 逆流防止ダイオードD4には、オン/オフ積算回路80 1が接続されている。

【0076】図9に示すように、本発明のパワーIC は、更に、第1主電極Sと接地電位GND間に接続され た4個のダイオードD11, D12, D13, D14か らなるブリッジ回路を更に有する。そして、このブリッ ジ回路の2つの中点間には、電源コンデンサC4が接続 されている。更に、この電源コンデンサC4の両端間に は、電源抵抗R33と、電源ツェナーダイオードZD4 とからなる直列回路とが更に接続されている。電源ツェ ナーダイオード ZD4の両端の電位は、オン/オフ積算 回路801の電源電圧として用いられる。

【0077】(パワーICの動作)次に、本発明の実施 30 の形態に係るパワー I Cの動作を図9の回路図を用いて 説明する。

【0078】1. 交流電圧Voが接地電位(GND)に 対してプラス側にある時の動作:

(a) 交流電圧Vo は、実効値100V、周波数50H zの商用電圧とし、交流電源112の片側は接地されて いるものとする。まず、スイッチSW2をオンすると、 第1主半導体素子QA1、第1基準半導体素子QB1、 第2主半導体素子QA2、第2基準半導体素子QB2の ゲート電極はスイッチSW2、抵抗R8、R58等を介 40 して接地される。交流電源112の非接地側がプラス側 に上昇すると、第1主半導体素子QA1、第1基準半導*

 $V2 = V_0 - 0.3V - 12V - 0.7V = V_0 - 13V - (1)$

となる、V3は抵抗R3による電圧降下分だけV2より 低い電位にクランプされる。従って、入力端子電位V 2、V3がダイオードD2、D3によりクランプされて いるときはV2>V3となり、第1の比較器CMP1の 出力は"H"に維持される。この状態ではバイポーラト ランジスタQ2のベース電流が流れないのでバイポーラ トランジスタQ2はオフ状態となる。

*体累子QB1、第2主半導体累子QA2、第2基準半導 体素子QB2のゲート電極の電位は、ソース電極の電位 に対して、いずれも低下する。このため、第1主半導体 素子QA1、第1基準半導体素子QB1はpチャネルの ためターン・オンする。一方、第2主半導体素子QA 2、第2基準半導体素子QB2は、nチャネルのためタ ーン・オフする。その結果、電流は交流電源112の非 接地側から、第1主半導体素子QA1、第2主半導体素 子QA2の寄生ダイオード、負荷102を介して、交流 電源112の接地電位(GND)側へ流れる。

【0079】(b) 第1主半導体素子QA1, 第1基準 半導体素子QB1のゲート電極の電位は、ソース電極の 電位に対して、次第に下降する。しかし、第1主半導体 素子QA1、第1基準半導体素子QB1のソース・ゲー ト間の電位差はツェナー・ダイオード乙D1により、ク ランプされ、ツェナー・ダイオードZD1のツェナー電 圧12V以上にはならない。

【0080】(c)交流電源112の非接地側から、抵 抗R11, R10, ダイオードD7を介してツェナー・ ダイオードZD3に電源電圧Voが印加される。電源電 圧Voが、上昇し、ツェナー・ダイオードZD3の両端 に印加される電圧が、ツェナー電圧80V以上になる と、ツェナー・ダイオードZD3が導通する。このた め、バイポーラトランジスタQ1のベース電流が流れ、 バイポーラトランジスタQ1はターン・オンする。この ため、第1の比較器CMP1に電源が印加され過電流判 定機能が動作し始める。そして、バイポーラトランジス タQ1→ツェナー・ダイオードZD2→抵抗R9→GN Dの経路で電流が流れるため、第1の比較器CMP1の 両端の電位差はツェナー・ダイオードZD2のツェナー 電圧12 Vにクランプされる。電源電圧 Voの残りの電 $EV_0 - 12V$ は抵抗R9の両端に掛かる。

【0081】(d)第1の比較器CMP1の入力端子の 電位をV2, V3とすると、V2、V3はダイオードD 2. D3により、ツェナー・ダイオードZD2のアノー ド電位にクランプされる。V2はツェナー・ダイオード ZD2アノード電位より、ダイオードD2の順方向電圧 降下分0.7 V低い電位までは下がるがそれ以下にはな らない。バイポーラトランジスタQ1のオン電圧を0.

3Vとすると、ツェナー・ダイオードZD2のツェナー 電圧は12Vだから、

※【0082】(e) 第1主半導体素子QA1、第1基準 半導体素子QB1のそれぞれのドレイン電極DA、DB の電位VDA, VDBがツェナー・ダイオードZD2ア ノードより高くなると第1の比較器CMP1は過電流判 定を開始する。第1基準半導体素子QB1のドレイン電 極DB→抵抗R2→抵抗R6→ダイオードD1→抵抗R ※50 8→スイッチSW2→GNDの経路で流れる電流によ

り、抵抗R2に電圧降下が発生し、VDA=VDBであ っても、第1の比較器CMP1は("+"入力端子の電 位) > ("-"入力端子の電位)となる。上述したよう に第1主半導体素子QA1のユニット素子の個数をN 1、第1基準半導体素子QB1のユニット素子の個数を ^{*} N2とし、N1>N2 (例えば、N1:N2=100 *

Ronal = Ru/N1

 $Ron_{B1} = Ru/N2$

*0:1)となるように構成している。従って、第1主半 導体素子QA1、第1基準半導体素子QB1のオン抵抗 をそれぞれRona 1、Ronb 1とし、pチャネルMOS トランジスタ(ユニット素子) 1個のオン抵抗をRuと

28

... (2)

... (3)

となる。第1主半導体素子QA1と交流電源112(接 ※RIとインダクタンス等価抵抗RXを足し合わせたもので 地側)間の抵抗は正常状態では負荷抵抗 RLと配線抵抗 ※10 ある。これを全負荷抵抗 RT とすると、

 $R_{I} = RL + RI + RX$

のように表される。ここで、インダクタンス等価抵抗R Xは、配線インダクタンスにより、負荷電流の変化に伴 い発生する誘起電圧を抵抗に換算したものである。イン ダクタンス等価抵抗RXは電流が増加しているときは正 で、減少しているときは負となる。全負荷抵抗RT は負 荷及び配線が正常である限り、部品間のバラツキはある ものの、ある特定の範囲の値を示す。負荷抵抗RLが短 絡故障するか、配線が短絡接地、又は不完全短絡接地 正常状態のときより小さくなる。正常状態を逸脱した過★ ... (4)

★負荷状態の範囲内で、正常状態に近いところの抵抗値を RLimとすると、(正常状態の全負荷抵抗RT)>R Limとなる.全負荷抵抗RTがRLim より小さくな ったときを過負荷と判定する。第1の比較器CMP1が 過負荷判定を行う交流電圧Voの範囲、即ち、80V< Vo <141 Vにおいて、負荷抵抗RLがRLim に等 しいときに第1主半導体素子QA1を流れる電流値を1 D L i m とすると、第2主半導体素子QA2の寄生ダイ (有限な抵抗値を介した接地) すると全負荷抵抗R⊤は 20 オードDp2のオン抵抗は無視出来る程度に小さいから、

 $l_{DLim} = (V_0 - R_{Onal}) / R_{Lim} = V_0 / R_{Lim}$

となる。このときの第1主半導体素子QA1のドレイン☆ ☆・ソース間電圧をVs DAとすると、

 $V_{SDA} = l_{DLim} \times Ron_{A1} = V_0 / R_{Lim} \times Ru / N_1 \cdots (6)$

となる。一方、第1基準半導体素子QB1を流れる電流◆ ◆値をIDB1とすると、

 $I_{DB1} = (V_0 - Ron_{B1} - V_{FD}) / Rr = V_0 / Rr \qquad \cdots (7)$

となる。ここで、VFDは、第1基準半導体素子QB1 のドレイン電極に接続されたダイオード D8の順方向電*

*圧降下電圧(オン電圧)である。第1基準半導体素子Q B1のドレイン・ソース間電圧をVspBとすると、

 $V_{SDB} = I_{DB1} \times Ron_{B1} = V_0 / Rr \times Ru / N_2 \qquad \cdots (8)$

となる。Vs d A = Vs d B となるように基準抵抗Rr ※30%を設定すると(6)式、(8)式より、

 $V_0/R_{lim} \times Ru/N_1 = V_0/Rr \times Ru/N_2 \cdots (9)$

 $\therefore Rr = N1/N2 \times R_{Lim} = 1000 \times R_{Lim}$... (10)

となる。即ち、(10)式を満足するように基準抵抗R rを設定すると正常状態ではVsdA <VsdBとな り、過負荷状態(配線又は負荷の異常状態)ではV SDA > VSDBとなる。第1主半導体素子QA1と第 1基準半導体素子QB1のソース間、ゲート間が結合さ れているので、正常状態ではVDA>VDBとなり、異 常状態ではVDA <VDBとなる。従って第1主半導体 素子QA1、第1基準半導体素子QB1のドレイン電位 40 VDA、ドレイン電位 VDB を比較することにより、負 荷及び配線が正常か否かを判定出来ることになる。 【0083】(f)第1主半導体素子QA1に正常電流 が流れている間はVDA>VDBとなり、第1の比較器 CMP 1の出力は"H"となる。バイポーラトランジス タQ2はオフとなり、第1主半導体素子QA1、第1基

準半導体素子QB1はオンし続ける。第1主半導体素子 QA1に過電流が流れてVDA < VDB となり、第1の 比較器СМР1の出力が"し"になると、バイポーラト

★A1,第1基準半導体素子QB1のゲートはソースより 約0.6 V低い電圧にクランプされ第1主半導体素子Q A1、第1基準半導体素子QB1がオフ動作に入る。こ のとき、第1の比較器СМР1の"-"入力端子に接続 された抵抗R6を流れる電流が減少するため、抵抗R2 の電圧降下が小さくなり、"一"入力端子の電位が上が ることにより、ヒステリシス効果が発生する。(g)第 1主半導体素子QA1、第1基準半導体素子QB1がオ フ動作に入っても過負荷状態にあるときはVDA <V DBが維持されるので、第1主半導体素子QA1、第1 基準半導体素子QB1はオフ状態を続け、第1主半導体 素子QA1、第1基準半導体素子QB1のソース・ドレ イン間の電位差が拡大する。これに伴い、第1の比較器 CMP1の入力端子電位V2, V3は低下して行き、ダ イオードD2, D3によりツェナー・ダイオードZD2 のアノード側電位にクランプされる。これにより第1の 比較器CMP1の出力は"L"から"H"に変わり、バ ランジスタQ2がターン・オンし、第1主半導体素子Q★50 イポーラトランジスタQ2はオフに向かう。第1の比較

器CMP1はオープンコレクタの比較器を用いているので、第1の比較器CMP1の出力が"H"であっても、コンデンサC1の充電電流が流れる間はバイボーラトランジスタQ2のベース電流が流れ、バイポーラトランジスタQ2はオンを続ける。コンデンサC1が充電され、バイポーラトランジスタQ2がターン・オフする頃にはドレイン電位VDA、ドレイン電位VDBはGND電位近くまで低下する。即ち第1の比較器CMP1の出力が反転してから、第1主半導体素子QA1、第1基準半導体素子QB1がターン・オンするまでに時間差を設けて10いる。

(h) バイポーラトランジスタQ2がターン・オフすると、第1主半導体素子QA1,第1基準半導体素子QB1のゲート電極の電位は下降し、第1主半導体素子QA1、第1基準半導体素子QB1はターン・オンする。従って、ドレイン電位VDA、ドレイン電位VDBは上昇に転じる。ドレイン電位VDA、ドレイン電位VDBがツェナー・ダイオードZD2のアノード電位を上回ると、負荷が過負荷状態にあれば再度第1の比較器CMP1の出力は"L"になる。このため、バイポーラトラン2のジスタQ2がターン・オンし、第1主半導体素子QA1、第1基準半導体素子QB1はオフ動作に入る。このようにして、Vo>80Vの範囲で過負荷状態が続けば、第1主半導体素子QB1は、オン/オフ動作を繰り返す。

【0084】2. 交流電圧Vo が接地電位に対してマイ ナス側にあるときの動作:上述の交流電圧Vo がプラス 側にあるときの動作とほぼ対称的に動作する。第1主半 導体素子QA1、第1基準半導体素子QB1に対応する のが、第2主半導体素子QA2、第2基準半導体素子Q 30 B 2 であるが、交流電圧 Vo が接地電位に対してマイナ スとなるため、第1主半導体素子QA1、第1基準半導 体素子QB1がpチャネルMOSトランジスタであるの に対し、第2主半導体素子QA2、第2基準半導体素子 QB2はnチャネルMOSトランジスタとなる。又、バ イポーラトランジスタQ1, Q2に対応するのがバイポ ーラトランジスタQ71、Q72であるが、前者がpn pバイポーラトランジスタであるのに対し、後者はnp nバイポーラトランジスタとなる。電流の向き、電圧の 向きが反対になる以外は交流電圧Voがプラス側にある 40 ときと同じように動作するので、説明を省略する。 【0085】3. オン/オフ回数積算:

(a) 過負荷状態となり、オン/オフ動作している間は 変わる。この結果、交流電圧Vo のプラス側サイクルで バイポーラトランジスタQ2又はQ72がオン/オフし は、ダイオードD6→抵抗R13→トランジスタQ3の ている.一方、交流電圧Vo がブリッジ回路を形成する ベース電極の経路で電流が流れ、Q3がターン・オン グイオードD11, D12, D13, D14に加わり、 交流電圧Vo がプラスのときは交流電源112→ダイオードD11→コンデンサC4 →ダイオードD14 → GN し、第1 主半導体素子QB 1 は遮断される。又、交流電圧Vo のマイナス側サイク ルではダイオードD56 →抵抗R63 →トランジスタQ 流電圧Vo がマイナスのときはGND →ダイオードD156 → 抵抗R63 →トランジスタQ 元電低OE で電流が流れ、第OE 2 主半導体素

3.0 3→コンデンサC4→ダイオードD12→交流電源11 2の経路で電流が流れコンデンサC4を同じ向きに充電 する。コンデンサC4の電圧は脈動するので、コンデン サC4に抵抗R33とツェナーダイオード2D4からな る直列回路を並列接続し、ツェナー・ダイオード2D4 の両端の電位差をフローティング電源として用いる。こ れはNAND1, NAND2及び比較器CMP3からな るオン/オフ積算回路801の電源となる。NAND1 とNAND 2とにより、NAND型フリップ・フロップ 回路を構成している。ツェナー・ダイオードZD4の両 端の電位差を利用したフローティング電源の電圧を抵抗 R31、R32で分圧して比較器CMP3の"+"入力 端子に基準電圧として加える。比較器CMP3の"-" 入力端子は正常状態ではフローティング電源のゼロ電 位、即ちツェナー・ダイオードZD4のアノード電位に 等しくなり、比較器СМР3の出力は"H"となる。ス イッチSW2がオフのとき交流電圧Voがプラスになる と、交流電源112の非接地側から、抵抗R11, R1 0, ダイオードD7、ツェナー・ダイオードZD3を介 して(若しくは、ツェナー・ダイオード乙D1、抵抗R 8を介して)、インバータ I 1の入力に"H"が印加さ れる。このため、インバータ I 1 の出力が"し"にな り、NAND1の出力Q(バー)は"L"にセットされ る。スイッチSW2がオン状態になり、且つ比較器CM P3の出力が"H"である間は"L"を維持する。 【0086】(b) 交流電圧Vo のプラス側サイクルで 過負荷状態が発生するとバイポーラトランジスタQ2が ターン・オンし、バイポーラトランジスタQ 2→逆流防 止ダイオードD4→抵抗R12→コンデンサC3の経路 で電流が流れて、コンデンサC3を充電する。交流電圧 Vo がマイナス側サイクルで過負荷状態となるときはト ランジスタQ72がターン・オンすることにより、バイ ポーラトランジスタQ4がターン・オンし、バイポーラ トランジスタQ4→ダイオードD5→抵抗R12→コン デンサC3の経路で電流が流れてコンデンサC3を充電 する。オン/オフを繰り返すことにより、オン/オフ積 算回路801のコンデンサC3が充電されて、比較器C MP3の"ー"入力端子の電位上昇する。所定の回数の オン/オフを繰り返すことにより、比較器СMP3の" - "入力端子電位が"+"入力端子電位(基準値)を超 えると、比較器СМР 3の出力が"し"になる。このた め、NAND1の出力Q (バー) は"L"から"H"に 変わる。この結果、交流電圧Vo のプラス側サイクルで は、ダイオードD6→抵抗R13→トランジスタQ3の ベース電極の経路で電流が流れ、Q3がターン・オン し、従ってバイポーラトランジスタQ2がターン・オン し、第1主半導体素子QA1、第1基準半導体素子QB 1は遮断される。又、交流電圧Voのマイナス側サイク ルではダイオードD56→抵抗R63→トランジスタQ

子QA2、第2基準半導体素子QB2が遮断される。一 旦遮断されるとスイッチSW2がオンの間は遮断状態が

3 1

【0087】(c)第1主半導体素子QA1、第2主半 導体素子QA2が温度センサ内蔵スイッチング素子で構 成されている場合は、第1主半導体素子QA1又は第2 主半導体素子QA 2が過熱遮断すると上記ラッチ回路を 同様に反転させ、遮断状態を保持するように回路を構成 する。

【0088】(パワーICのスイッチング特性)図10は 10 本発明の実施の形態に係るパワーICの電圧波形であ る。Voは図9に示す電源電圧の波形である。図10中 のV2, V3は第1の比較器CMP1(第2の比較器C MP2)の"+"入力端子電位、"-"入力端子電位で ある。図10中のV10は正常状態における第1主半導 体素子QA1 (若しくは、第2主半導体素子QA2)の ドレイン電圧波形で、ソース・ドレイン間電圧と寄生ダ イオード電圧降下を足した分だけVoより低くなってい る。一方、V13は過負荷状態における第1主半導体素 子QA1のドレイン電圧波形である。上述のように第1 20 主半導体素子QA1 (第2主半導体素子QA2)がオン /オフ動作を行うのでドレイン電圧波形は振動波形とな る。このとき第1の比較器CMP1 (第2の比較器CM P2)の入力端子電位V2、V3の取り得る範囲は過負 荷判定機能が働く、Vo >80V、又はVo <-80V の範囲で、図中の斜線で示す領域になる。ここで、V 2、V3がVoから13Vまでしか小さくなれないのに V13の振動波形はこれを大きく下回っているのは、図 9の第1の比較器 CMP1の出力端に接続したコンデン サC1によって、第1主半導体素子QA1がオフしてい 30 る時間が実質的に延びるためである。

【0089】図10では、省略しているが、交流電圧V o が接地電位に対してマイナス側にある場合も、交流電 圧Vo が接地電位に対してプラス側にある場合と同様 に、過負荷状態では、第2主半導体素子QA2のドレイ ン電圧波形が、振動波形となる。このとき、V2、V3 がVoから、絶対値で、13Vまでしか小さくなれない のに、V13の振動波形はこれを大きく越えて振動す る。これは、第2の比較器СMP2の出力端に接続した コンデンサC2によって第2主半導体素子QA2がオフ 40 している時間が実質的に延びるためである。

【0090】(パワーICの構造)そして、本発明のパワ - I C において、図9の回路図に示した第1主半導体素 子QA1、第1基準半導体索子QB1、第2主半導体素 子QA2、第2基準半導体素子QB2、第1の比較器C MP1、第2の比較器CMP2、オン/オフ積算回路8 01、インバータ I1、ブリッジ回路等のすべての回路 素子を同一半導体チップ上に集積化して、モノリシック ・パワーICを構成しても良い。所定の回路を、すべて 同一半導体チップ上に集積化すれば、極めて軽量・小型 50 が可能である。更に、これらの金属にニッケル (Ni)

なパワーICが実現出来る。

【0091】或いは、図11に示すように、第1主半導 体索子QA1、第1基準半導体索子QB1、第2主半導 体素子QA2、第2基準半導体素子QB2を同一の半導 体チップ上(パワーチップ)911に集積化し、第1の 比較器CMP1、第2の比較器CMP2、オン/オフ積 算回路801、インバータ I1、ブリッジ回路等の制御 回路を、パワーチップ911とは異なる他の半導体チッ プ(制御チップ)912上に集積化し、パワーチップ9 11及び制御チップ912を同一のパッケージ基板90 1上に実装した、マルチチップモジュール (MCM) や ハイブリッドICの構成でもかまわない。

【0092】図11に示すMCMは、パッケージ基板9 01上に設けられた導電性の支持板902と、この支持 板902上に配置されているパワーチップ911及び制 御チップ912と、同じく支持板902上に、絶縁板9 13を介して形成された中継端子921~925とを有 する。パッケージ基板901の外縁部には、T1端子と なる第1リード971, T2端子となる第2リード97 2, GND端子となる第3リード973, T3端子とな る第4リード974、T4端子となる第5リード975 が設けられている。

【0093】そして、パワーチップ911上のボンディ ングパッド933~937及び、制御チップ912上の ボンディングパッド942~946とは、中継端子92 1~925を介して、ボンディングワイヤ953~95 7及びボンディングワイヤ960~964により互いに 接続されている。パワーチップ911上のボンディング パッド931,932,938は、ボンディングワイヤ 951, 952, 958によりそれぞれ、第2リード9 72, 第4リード974, 第1リード971 に接続され ている。制御チップ912上のボンディングパッド94 1,947は、ボンディングワイヤ959,965によ りそれぞれ、第1リード971, 第5リード975に接 続されている。

【0094】パッケージ基板901は、パワーチップ9 11及び制御チップ912の放熱のために熱伝導率の高 く、且つ絶縁性の材料が用いられており、例えばセラミ ックが使用される。パッケージ基板901としては、セ ラミックの他、例えばエポキシ樹脂やベークライト樹 脂、ABS樹脂などの絶縁性基板であっても良い。

【0095】支持板902及び第1リード971, 第2 リード972, 第3リード973第4リード974, 第 5リード975は、いずれも打ち抜き成形やエッチング 等で所定の形状にパターニングされたされた金属板材、 例えばアルミニウム(Al)、銅(Cu)、Cu-F e, Cu-Cr, Cu-Ni-Si, Cu-Sn等の銅 合金、NiーFe、FeーNiーCo等のニッケル・鉄 合金、或いは鈅とステンレスの複合材料等を用いること

メッキや金(Au)メッキ等を施したものなどから構成しても良い。そして、各部材は、図示しない樹脂又はパッケージ缶体などにより封止されている。

【0096】更に、ハイブリッドICとしては、第1の 比較器CMP1、第2の比較器CMP2、オン/オフ積 算回路801、インバータI1、ブリッジ回路等の制御 回路を同一の半導体チップ上にモノリシックに集積化 し、第1主半導体素子QA1、第1基準半導体素子QB 1、第2主半導体素子QA2、第2基準半導体素子QB 2を、それぞれ個別素子として、同一のパッケージ基板 10 若しくは回路基板上に、半導体チップと共に実装する構 成でもかまわない。

【0097】(その他の実施の形態)上記のように、本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0098】例えば、図12に示すようなパワーICで あっても良い。このパワーICは、交流電源112の非 20 接地側に接続される第1主電極D1、第1主電極D1に 対向した第2主電極S1、第1及び第2主電極を流れる 主電流を制御する第1制御電極G1とを有するnチャネ ル型の第1主半導体素子QA11と、第2主電極S1に 接続される第3主電極S2、第3主電極S2に対向し負 荷に接続される第4主電極D2、第3及び第4主電極を 流れる主電流を制御する第2制御電極G2とを有するn チャネル型の第2主半導体素子QA2とから構成されて いる。第1制御電極G1は、チャージポンプで昇圧され た第1のドライバ811に接続されている。一方、第2 30 制御電極G2は、第1のドライバ811とは異なる第2 のドライバ812に接続されている。第1主半導体素子 QA11は、第1主電極にカソード領域を、第2主電極 にアノード領域が接続される第1寄生ダイオードD_{p1} を内在する。第2主半導体素子QA2は、第3主電板S 2にアノード領域を、第4主電極D2にカソード領域が 接続される第2寄生ダイオードDP2を内在する。

【0099】具体的には、図12に示すようにnMOSトランジスタからなる第1主半導体素子QA11の第2主電極(ソース電極)S1と、nMOSトランジスタか 40らなる第2主半導体素子QA2の第3主電極(ソース電極)S2同士を接続した構成である。交流電源112の接地される側には、第2主半導体素子QA2の第4主電極(ドレイン電極)D2が負荷102を介して接続される。即ち、負荷102は接地(GND)と第2主半導体素子QA2の第4主電極(ドレイン電極)D2の間に接続される。

【0100】そして、この交流用スイッチングデバイス 素子とすれば、異常電流発がオンになったときの交流電流の経路は次のようにな された発熱を利用して、第る。まず、第1主半導体素子QA11の第1主電極(ド 50 断することが可能である。

レイン電極)D1の電位が正の時は、第1主半導体素子QA11はターン・オンし、第2主半導体素子QA2はターン・オフしている。この場合、電流は第1主半導体素子QA11の第1主電極(ドレイン電極)D1から第2主電極(ソース電極)S1を流れ、第2主半導体素子QA2の第3主電極(ソース電極)S2と第4主電極(ドレイン電極)D2間に存在する第2寄生ダイオードDP2を経由して流れる。

34

【0101】次に、第1主半導体素子QA11の第1主電極(ドレイン電極)D1の電位が負になると、第1主半導体素子QA11はターン・オフし、第2主半導体素子QA2はターン・オンする。このとき、電流は第2主半導体素子QA2の第4主電極(ドレイン電極)D2から第3主電極(ソース電極)S2を流れ、第1主半導体素子QA11の第2主電極(ソース電極)S1と第1主電極(ドレイン電極)D1に存在する第1寄生ダイオードDp1を経由して流れる。

【0102】図9と同様に、第1のドライバ811は、 第1主半導体素子QA11と同型のnMOSトランジス タ(第1基準半導体素子)を含む。この第1基準半導体 素子のドレイン電極、ゲート電極は、それぞれ、第1主 半導体素子QA11のドレイン電極、ゲート電極に接続 されている。更に、第1のドライバ811は、第1の比 較器を有する。この第1の比較器"+"入力端子は抵抗 を介して第1主半導体素子QA11の第2主電極(ソー ス電極) S1に接続され、"-"入力端子は抵抗を介し て第1基準半導体素子のソース電極に接続されている。 【0103】一方、第2のドライバ812には、第2主 半導体素子QA2と同型のMOSトランジスタ(第2基 準半導体素子)が含まれている。この第2基準半導体素 子のソース電極、ゲート電極は、それぞれ、第2主半導 体素子QA2のソース電極、ゲート電極に接続され、ド レイン電極は、基準抵抗Rrに接続されている。そし て、第2のドライバ812は、第2の比較器を有する。 第2の比較器の"+"入力端子には、抵抗を介して第2 主半導体素子QA2の第4主電極(ドレイン電極)が接 続され、"-"入力端子は抵抗を介して第2基準半導体 素子のドレイン電極に接続されている。このように構成 しておけば、図9の回路と基本的に同様な原理により、 異常電流発生時には、第1のドライバ811及び第2の ドライバ812により、第1及び第2主半導体素子をそ

異常電流発生時には、第1のドライバ811及び第2のドライバ812により、第1及び第2主半導体素子をそれぞれオン/オフ制御して電流振動を生成することが出来る。そして、この電流振動の回数を計測することにより、第1及び第2主半導体素子を遮断することが可能である。

【0104】或いは、第1主半導体素子QA11及び第2主半導体素子QA2を、温度センサ内蔵スイッチング素子とすれば、異常電流発生による電流振動により促進された発熱を利用して、第1及び第2主半導体素子を遮断することが可能である。

【0105】そして、これらの第1主半導体素子QA1 1、第2主半導体素子QA2、第1のドライバ811及 び第2のドライバ812を同一半導体基板上に集積化し て、モノリシック・パワーICを構成しても良い。所定 の回路を、すべて同一半導体チップ上に集積化すれば、 極めて軽量・小型なパワー I Cが実現出来る。或いは、 図11と同様に、第1主半導体素子QA11、第1基準 半導体素子、第2主半導体素子QA2、第2基準半導体 素子を同一の半導体チップ上(パワーチップ)に集積化 し、第1のドライバ811及び第2のドライバ812等 10 の制御回路を、パワーチップとは異なる他の半導体チッ プ(制御チップ)上に集積化し、パワーチップ及び制御 チップを同一のパッケージ基板上に実装した、マルチチ ップモジュール (MCM) やハイブリッド I Cの構成で もかまわない。

35

【0106】又、半導体材料はシリコン(Si)に限定 されるものではない。例えば、炭化珪素 (SiC)等の 化合物半導体でも良く、ゲルマニウム(Ge)-Siの ヘテロ接合、SiC-Siのヘテロ接合を用いても良 い。これらのヘテロ接合を用いる場合は、HEMTと類 20 似なトランジスタで、本発明の第1主半導体素子QA1 1、第2主半導体素子QA2等を構成出来る。

【0107】このように、本発明はここでは記載してい ない様々な実施の形態等を含むことは勿論である。従っ て、本発明の技術的範囲は上記の説明から妥当な特許請 求の範囲に係る発明特定事項によってのみ定められるも のである。

[0108]

【発明の効果】以上説明したように、本発明の交流用ス イッチングデバイスによれば、電流検出を行うために交 30 流電力の供給経路に直接接続されるシャント抵抗が不要 である。このため、交流電力の供給経路の熱損失を抑 え、高効率の交流電力供給が可能となる。

【0109】又、本発明によれば、集積化が容易で、安 価な交流用スイッチングデバイスを提供することが出来

【0110】更に、本発明によれば、溶断ヒューズが不 要な交流電力の供給経路に使用することが可能な交流用 スイッチングデバイスを提供することが出来る。

要であり、交流電力の供給経路の小型・軽量化を促進す ると共に、溶断ヒューズの交換の手間も不要な交流用半 導体ヒューズに用いる交流用スイッチングデバイスを提 供することが出来る。

【0112】更に、本発明によれば、ある程度の短絡抵 抗を持つ不完全短絡などのレアショートが発生した場合 の異常電流に対しても高速応答が可能な交流用半導体と ューズに用いる交流用スイッチングデバイスを提供する ことが出来る。

【0113】そして、このような不完全短格における遮 50 【図10】本発明の実施の形態に係るパワーICに印加

断速度を任意に設定可能な交流用半導体ヒューズに用い る交流用スイッチングデバイスを提供することが出来

【0114】特に、交流用半導体ヒューズに用いる半導 体スイッチの集積化が容易であるので、交流用半導体と ューズとして必要な容積を縮小出来るとともに、装置コ ストを大幅に削減することが出来る。

【0115】更に、本発明によれば、異常電流の検出に マイコン等の複雑、高価なハードウェアが不要であり、

交流電力の供給経路の小型・軽量化を実現し、その装置 コストを大幅に削減することが出来る。

【0116】更に、本発明によれば、主電極間電圧の過 渡特性の変化を利用しているので、所定タイミングで所 定しきい値との比較を行って過電流検出を行う従来の手 法と比較して、コンデンサや複数の抵抗等の回路素子が 不要になる。

【0117】このため、本発明によれば、回路素子のバ ラツキによる検出誤差がより低減出来る。又、半導体チ ップに対する外付けコンデンサも不要にすることが可能 であるので、実装スペース及び装置コストをより削減す ることが出来る。

【0118】更に、本発明によれば、基準半導体素子の 電流容量が主半導体素子の電流容量よりも小さくなるよ うに設定し、半導体チップの面積利用効率を高めている ので、半導体チップの小面積化が容易である。この結 果、実装スペースを小型化出来るとともに、装置コスト を削減出来る。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る交流用スイッチング デバイスの等価回路表現である。

【図2】逆導通型の半導体素子として、 nMOSトラン ジスタのユニット素子の一部を示す半導体チップの断面 図である。

【図3】逆導通型の半導体素子として、コレクタショー ト型のIGBTのユニット素子の一部を示す半導体チッ プの断面図である。

【図4】本発明の実施の形態に係る交流用スイッチング デバイスの等価回路表現である。

【図5】交流用スイッチングデバイスを構成するパッケ 【0111】更に、本発明によれば、溶断ヒューズが不 40 ージ (大電流制御用モジュール)の構造を示した平面図 である。

【図6】図5のI-I方向に沿った断面図である。

【図7】 大電流制御用モジュールに用いるソース電極部 材の構造を説明するための鳥瞰図である。

【図8】本発明の実施の形態に係る交流用スイッチング デバイスの構造の一部を示す半導体チップの断面図であ

【図9】本発明の実施の形態に係るパワー I Cの回路図

される交流電圧の過渡応答特性を示す説明図である。

【図11】本発明の実施の形態に係るMCMの平面図である。

【図12】本発明の他の実施の形態に係る交流用スイッチングデバイスの構成図である。

【図13】従来の直流電源供給制御装置の回路構成図で ある

【図14】温度センサ内蔵スイッチング素子の回路構成 図である。


【符号の説明】

- 31 セラミック基板
- 32 フランジ
- 38 セラミックハウジング
- 39 低膨張金属製部材
- 47 プローブピン
- 48 インシュレータ
- 61 第1チップ押さえ部
- 62 第2チップ押さえ部
- 63 絶縁体
- 64 背骨部
- 101 電源
- 102 負荷
- 111 駆動回路(制御手段)
- 121 温度センサ
- 122 ラッチ回路
- 301 ソース電極
- 302 層間絶縁膜
- 303 ゲート電極
- 304 ゲート絶縁膜
- 305 ソース領域
- 306 pボディ領域
- 307 ドリフト領域 308 ドレイン領域
- 309 ドレイン電極
- 321 エミッタ電極 325 エミッタ領域
- 326 pベース領域
- 328 コレクタ領域
- 329 コレクタ電極
- 337 n+ショート領域
- 351, 352, 353, 354 半導体チップ
- 391, 392, 393, 394 ゲート電極パッド
- 401, 402, 403, 404、405 銅板


- 501 台基板
- 502 SOI酸化膜(埋め込み絶縁膜)
- 503 トレンチ側壁絶縁膜
- 504 半絶縁性ポリシリコン (SIPOS)

38


- 801 オン/オフ積算回路
- 901 パッケージ基板
- 902 支持板
- 911 パワーチップ
- 912 制御チップ
- 10 913 絶縁板
 - 921~925 中継端子
 - 931~938, 941~947 ボンディングパッド
 - 951~965 ボンディングワイヤ
 - 971 第1リード
 - 972 第2リード
 - 973 第3リード
 - 974 第4リード
 - 975 第5リード
 - C1~C4 コンデンサ
- 20 CMP1 第1比較器
 - CMP2 第2比較器
 - D1~D8, D11~D14, D51~D53, D56
 - ~D58、D71 ダイオード
 - I1 インバータ
 - NAND1、NAND2 NANDゲート
 - QA1、QA11 第1主半導体素子
 - QA2 第2主半導体素子
 - QB1 第1基準半導体素子
 - QB2 第2基準半導体素子
- 30 QF 温度センサ内蔵スイッチング素子
 - Q1~Q6, Q11, Q12, Q51, Q52, Q7
 - 1、Q72 npn型BJT
 - RG 内部抵抗
 - R1~R14, R31~R33, R41, R42, R5
 - 1, R52, R54~R58, R60~R63, R71
 - ~R75 抵抗
 - Rr 基準抵抗
 - SW1, SW2 スイッチ
 - T1 第1リード
- 40 T2 第2リード
 - 第3リード973第4リード974、第5リード975
 - ZD1~ZD4, ZD22, ZD51~ZD53 "yz
 - ナーダイオード



【図2】





【図13】




12/7/2007, EAST Version: 2.2.1.0

【図3】







【図5】




【図6】




【図8】




【図9】



【図10】




【図11】



811 デャージボンプ ドライバー G1 QA11 ドライバー G1 QA2 Vo 112 交流 Rライバー D2 日荷

【図14】



フロントページの続き

(51) Int. Cl. 7		識別記号	FI		テーマコード(参考)
H02H	7/20		H O 2 H	7/20	F
H03K	17/00		H03K	17/00	Α